TW200939482A - Thin film transistor and semiconductor device - Google Patents

Thin film transistor and semiconductor device Download PDF

Info

Publication number
TW200939482A
TW200939482A TW097146665A TW97146665A TW200939482A TW 200939482 A TW200939482 A TW 200939482A TW 097146665 A TW097146665 A TW 097146665A TW 97146665 A TW97146665 A TW 97146665A TW 200939482 A TW200939482 A TW 200939482A
Authority
TW
Taiwan
Prior art keywords
semiconductor
film
impurity element
pair
semiconductor film
Prior art date
Application number
TW097146665A
Other languages
English (en)
Other versions
TWI456769B (zh
Inventor
Hiromichi Godo
Hidekazu Miyairi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200939482A publication Critical patent/TW200939482A/zh
Application granted granted Critical
Publication of TWI456769B publication Critical patent/TWI456769B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

200939482 九、發明說明 【發明所屬之技術領域】 本發明係關於一種薄膜電晶體以及利用該薄膜電晶體 的半導體裝置。 【先前技術】 薄膜電晶體（TFT )可以形成在廉價的玻璃基板上， 〇 並且廣泛地用作主動矩陣型半導體顯示裝置所具有的半導 體元件。TFT的遷移率、導通電流等特性取決於用於TFT 的半導體膜的結晶性。例如，其通道形成區域由非晶半導 體膜形成的 TFT的遷移率爲 0.40.8cm2/V · see至 0.80.8cm2/V. sec左右，而其通道形成區域由多晶半導體膜 形成的TFT的遷移率爲幾十cm2/V. sec至幾百cm2/V· sec 左右。因此，與利用非晶半導體膜的TFT相比，利用多 晶半導體膜的TFT的遷移率高二位數以上，而獲得高導 © 通電流。 然而，多晶半導體膜所包含的晶粒的粒徑具有很廣的 分佈、即幾"m至幾百ym。因此，利用多晶半導體膜的 TFT具有其遷移率及導通電流高於利用非晶半導體膜的 TFT的遷移率及導通電流的優點，但是因爲通道形成區域 中的結晶性在元件之間不均勻，所以還具有在元件之間的 遷移率及導通電流的不均勻性大的缺點。因此，當重視高 遷移率而將多晶半導體膜用於TFT時，在元件之間發生 不均勻性，另一方面’當重視元件之間遷移率的均勻性而 -4- 200939482 將非晶半導體膜用於TFT時，又難以確保高遷移率。 於是，正在開發將具有幾nm至幾百nm左右的晶粒 的微晶半導體膜用於通道形成區域的TFT。因爲利用微晶 半導體膜的TFT可以在確保具有一定程度的高度的遷移 率及導通電流的同時、抑制在元件之間的遷移率及導通電 •流的不均勻性，所以可以製造高性能且能夠獲得高可靠性 的半導體裝置。 〇 下面的專利文獻1和專利文獻2記載有將具有微晶半 導體膜的薄膜電晶體用作發光元件的半導體顯示裝置。 專利文獻1:日本專利申請公開第 Hei 4-242724號 公報 專利文獻2:日本專利申請公開第 2005-49832號公 報 一般來說，微晶半導體膜藉由CVD法等氣相成長法 而形成，但是剛開始成膜時形成的層是非晶或者結晶缺陷 © 多的層，而與之後形成的層相比，其結晶性差得多。因此 ，在按閘極電極、聞極絕緣膜、微晶半導體膜的順序進行 成膜的反交錯型TFT中，微晶半導體膜和閘極絕緣膜的 介面附近的結晶性低。從而，因爲在利用微晶半導體膜的 反交錯型TFT中，在上述的結晶性低的介面附近形成多 個載流子移動的通道形成區域，所以難以進一步提高TFT 的遷移率及導通電流等特性。 【發明內容】 -5- 200939482 鑒於上述問題，本發明的目的在於提供一種利用能夠 獲得更高的遷移率及導通電流的微晶半導體膜的薄膜電晶 體、以及利用該薄膜電晶體的半導體裝置。 在本發明的一種結構中，不是使微晶半導體膜中的剛 開始成膜時形成的結晶性差的層中，而是使結晶性高的層 中的接近閘極絕緣膜的層包含賦予一導電型的雜質元素， 以便在之後形成的結晶性高的層中形成通道形成區域，。 © 並且，將包含雜質元素的層用作通道形成區域。此外，在 用作源區域或汲區域的包含雜質元素的一對半導體膜和用 作通道形成區域的包含雜質元素的層之間設置不包含賦予 一導電型的雜質元素的層或者與其他層的層相比，賦予一 導電型的雜質元素的濃度低得多的層。 作爲使結晶性高的層中的接近閘極絕緣膜的層包含的 雜質元素’當製造η型薄膜電晶體時，使用賦予η型導電 性的雜質元素’而當製造ρ型薄膜電晶體時，使用賦予ρ © 型導電性的雜質元素。 具體地說’本發明的半導體裝置所具有的一種薄膜電 晶體包括：絕緣表面上的導電膜；導電膜上的閘極絕緣膜 ;在閘極絕緣膜上與導電膜重疊的第一半導體膜；第一半 導體膜上的一對第二半導體膜。此外，第—半導體膜包含 微晶半導體。並且，第一半導體膜與閘極絕緣膜以及—對 第二半導體膜遠離並且具有包含雜質元素的層。 具體地說’本發明的半導體裝置所具有的一種薄膜電 晶體包括：絕緣表面上的導電膜；導電膜上的閘極絕緣膜 -6 - 200939482 ;在閘極絕緣膜上與導電膜重疊的第一半導體膜；第一半 導體膜上的一對第二半導體膜。此外，第一半導體膜至少 具有在閘極絕緣膜一側具有包含微晶半導體的半導體膜， 並且在一對第二半導體膜一側具有包含非晶半導體的半導 體膜。並且，包含微晶半導體的半導體膜與閘極絕緣膜遠 離並且具有包含雜質元素的層。 本發明的薄膜電晶體可以將微晶半導體膜中的結晶性 φ 更高的層用作通道形成區域，所以可以提高導通電流以及 遷移率。此外，根據本發明的薄膜電晶體，可以製造更高 速驅動或更高性能的半導體裝置。 【實施方式】 下面，參照附圖說明本發明的實施例模式。注意，本 發明可以多種不同方式來實施，所述技術領域的普通人員 可以很容易地理解一個事實就是，其方式及詳細內容可以 在不脫離本發明的宗旨及其範圍的情況下被變換爲各種各 樣的形式。因此，本發明不應該被解釋爲僅限定在本實施 例模式所記載的內容中。 實施例模式1 參照圖1A至1C說明本發明的薄膜電晶體的結構。 圖1A表示作爲一例的本發明的薄膜電晶體的截面圖。在 圖1A中’用作閘極電極的導電膜ι〇1形成在玻璃基板等 具有絕緣表面的基板上，並且覆蓋該導電膜1〇1地形成有 200939482 閘極絕緣膜1 0 2。而且，在閘極絕緣膜i 〇 2上以中間夾著 閘極絕緣膜102並與導電膜ι〇1重疊的方式形成有半導體 膜103°半導體膜103的至少一部分與導電膜1〇1重疊， 即可。 此外’在半導體膜1〇3上形成有一對半導體膜104。 • —對半導體膜104包含賦予一導電型的雜質元素，並且用 作源區域或汲區域。在圖1Α中，可以使用賦予η型的雜 〇 質元素，例如用作供體的磷（Ρ )、砷（A s )、銻（S b ) 等第15族元素或者硫（S)、碲（Te)、硒（Se)等第 16族元素等作爲雜質元素。 注意，一對半導體膜104也可以包含賦予ρ型的雜質 元素。在此情況下，可以使用用作受體的硼（B )、鋁（ A1)、鎵（Ga)、銦（In)等第13族元素或者鋅（Zn) 等第12族元素等作爲雜質元素。 在本發明中’半導體膜103包含矽、鍺等微晶半導體 〇 。微晶半導體的晶體粒徑爲〇.5nm至lOOnm、較佳爲inm 至20nm，並且其一部分也可以包含非晶半導體。 注意，微晶半導體是具有非晶和結晶結構（包含單晶 、多晶）的中間結構的半導體。該半導體是具有在自由能 方面上穩定的第三狀態並且具有短程有序及晶格畸變的結 晶質，其中粒徑爲〇-5nm至lOOnm、較佳爲inm至20nm 的柱狀或針狀結晶在相對於基板表面的法線方向上成長。 另外，在多個微晶半導體之間存在有非晶半導體。作爲微 晶半導體的典型例子的微晶矽的拉曼光譜移動到比顯示單 -8- 200939482 晶矽的520CHT1低頻率一側。就是說，微晶矽的拉曼光譜 的峰値位於顯示單晶矽的520cm·1和顯示非晶矽的480cm· 1之間。此外，使微晶半導體包含至少1原子％或其以上 的氫或鹵素’以便終結懸空鍵。再者，藉由使微晶半導體 _ 包含氦、氬、氪、氖' 氙等稀有氣體來進一步促進晶格畸 •變，可以得到穩定性增高的良好的微晶半導體。 半導體膜103可以藉由CVD法等形成。在利用CVD ❾ 法的情況下，與包含矽或鍺的沉積性氣體一起，將氫引入 於電漿CVD裝置的反應室內，並施加高頻電力來產生電 漿，可以在閘極絕緣膜102上形成包含微晶半導體的半導 體膜103。 此外’對反應室內引入包含矽或鍺的沉積性氣體（在 此爲矽烷、氫及/或稀有氣體的混合氣體），利用藉由施 加高頻電力而產生的輝光放電電漿，可以形成包含微晶半 導體的半導體膜103。矽烷由氫及/或稀有氣體稀釋爲1〇 G 倍至2000倍。因此需要大量的氫及/或稀有氣體。基板的 加熱溫度以1 〇 〇 °C至3 0 0 °C、較佳爲1 2 0 °C至2 2 0 °C進行。 較佳以100°C至400°C、更佳爲150°C至300°C的溫度進行 成膜，以便利用氫使半導體膜103的成長表面惰性化，且 促進微晶矽的成長。 在半導體膜103的形成製程中，輝光放電電漿的產生 藉由施加1MHz至20MHz、典型爲13.56MHz的高頻電力 或者大於20MHz且直到120MHz左右的VHF帶的高頻電 力、典型爲27.12MHz、60MHz來進行。 200939482 並且’在本發明中，半導體膜103的一部分的半導體 層105中添加有賦予一導電型的雜質元素。爲了更容易瞭 解半導體膜103的結構，圖1B表示圖1A中的虛線1〇6 所圍繞的部分的放大圖。對半導體層1〇5添加的雜質元素 是賦予與一對半導體膜104所包含的雜質元素相同的導電 型的雜質元素。例如，作爲賦予η型的雜質元素，可以使 用用作供體的磷（Ρ)、砷（As)、銻（Sb)等第15族 〇 兀素或者硫（S)、蹄（Te)、硒（Se)等第16族元素等 。或者’作爲賦予ρ型的雜質元素，可以使用用作受體的 硼（B)、鋁（A1)、鎵（Ga)、銦（In)等第13族元素 或者鋅（Zn)等第12族元素等。 注意，半導體層105設置在與閘極絕緣膜102及一對 半導體膜104遠離的位置。就是說，在半導體層1〇5和閘 極絕緣膜102之間存在有不包含雜質元素的半導體膜1〇3 的Ϊ層、或者包含具有低於二次離子質量分析法（SIMS、 〇 Secondary Ion Mass Spectrometry)的檢測限度的濃度極 低的雜質元素的半導體膜103的I層。此外，在半導體 層105和一對半導體膜丨〇4之間也存在有不包含雜質元素 的半導體膜103的I層、或者包含具有低於SIMS的檢測 限度的濃度極低的雜質元素的半導體膜103的I層。 藉由對半導體層105添加雜質元素，可以使半導體層 105中的電阻率比存在於半導體層105和閘極絕緣膜ι〇2 之間的半導體膜103的T層低。存在於半導體層1〇5和閘 極絕緣膜102之間的半導體膜103的I層包括當剛開始半 -10- 200939482 導體膜1 03的成膜時形成的結晶性低劣的層1 07。藉由使 半導體層105中的電阻率比存在於半導體層105和閘極絕 緣膜1 02之間的半導體膜1 03的I層低，可以使多個載流 子優先地移動在半導體層1 05中，即可以將結晶性更高的 半導體層105用作通道形成區域。因此，可以提高電晶體 的遷移率及導通電流。並且，藉由使半導體層105與閘極 絕緣膜102及一對半導體膜104遠離，當使電晶體截止時 ❹ ，可以抑制流過在一對半導體膜1 04之間的截止電流。 圖3A和3B表示包含微晶半導體的半導體膜的帶結 構。在圖3A和3B中，縱軸表示電子能量（eV)，橫軸 表示半導體膜中的離半導體膜和閘極絕緣膜的介面的距離 (nm )。圖3 A是在意圖性地不添加作爲摻雜劑的雜質元 素時的半導體膜的帶結構。圖3B是在離半導體膜和閘極 絕緣膜的介面的距離爲1 〇nm至2 0nm的範圍內的層包含 賦予η型的雜質元素作爲摻雜劑時的半導體膜的帶結構。 〇 從圖3Β中可知，與圖3Α相比，在包含摻雜劑的 10nm至20nm的範圍內的層中，傳導帶（CB)的能級和 價電子帶（VB )的能級都降低，來形成通道。 此外，圖4A和4B表示通過計算而算出來的反交錯 型薄膜電晶體的閘極電極和源區域之間的電壓（閘極電壓 VG)、源區域和汲區域之間的電流ID(A)以及遷移率"（ cm2/V · sec )的關係。薄膜電晶體利用包含微晶半導體的 半導體膜103，在此假設：該半導體膜1〇3的通道長度爲 6ym;其通道寬度爲15/zm;使用相對介電常數爲7.5且 -11 - 200939482 膜厚度爲200nm的氮化矽膜作爲閘極絕緣膜i〇2 ;使用鉬 (Mo)作爲用作閘極電極的導電膜101。此外，還假設： 在離閘極絕緣膜102和半導體膜103的介面的距離爲0nm 至5nm的範圍內的層中存在有結晶性低劣的層1〇7即包 含非晶半導體的層。 並且，在圖4A中假設在半導體膜103中不包含摻雜 劑的通常的薄膜電晶體。此外，在圖4B中假設離半導體 ❹ 膜103和閘極絕緣膜102的介面的距離爲l〇nm至2〇nm 的範圍內的層以lxl〇I8atoms/cm3的濃度包含賦予η型的 雜質元素作爲摻雜劑的薄膜電晶體。 在圖4Α和4Β中，實線130是表示當源區域和汲區 域之間的電壓爲14V時的電流ID的値的圖表。在圖4Α 和4B中，實線131是表示當源區域和汲區域之間的電壓 爲IV時的電流ID的値的圖表。此外，在圖4A和4B中 ，實線132是表示遷移率y的値的圖表。可知與圖4A相 〇 比，在圖4B中電流ID高一位數左右，並且遷移率a也 高。 注意，雖然在圖4B的情況下，即使當閘極電壓VG 爲0V時，也處於電流ID高的常導通狀態，但是也可以 藉由增高用作閘極電極的導電膜101的功函率，來處於常 關閉狀態。 注意，對半導體層105添加的雜質元素的峰値濃度爲 lxl017atoms/cm3 以上且 lxl021atoms/cm3 以下、較佳爲 1χ 1017atoms/cm3 以上且 lxl〇2()atoms/cm3 以下、更佳爲 1χ -12- 200939482 1017atoms/cm3 以上且 lxl019atoms/cm3 以下。此外，雜質 元素的濃度根據二次離子質量分析法中的濃度分佈（濃度 輪廓）的峰値濃度而決定。 此外，雖然從閘極絕緣膜102和半導體膜103的介面 到半導體層1 05的距離也根據半導體膜1 03所包含的結晶 性低劣的層1 07的厚度，但是該距離較佳例如爲3nm至 20nm '更佳爲10nm至15nm。注意，在半導體膜103中 φ ，半導體層105既可以在位於離閘極絕緣膜102和半導體 膜103的介面有預定距離的整個層中存在，又可以在位於 離閘極絕緣膜102和半導體膜103的介面有預定距離的層 中部分地存在。例如，也可以在位於離閘極絕緣膜1 02和 半導體膜103的介面有預定距離的層中的不重疊於一對半 導體膜104的區域中存在半導體層105。並且，將半導體 膜103的在深度方向上的半導體層105的厚度設定爲5 nm 至20nm、較佳爲10nm至15nm左右，既可。 © 圖1C表示本發明的薄膜電晶體的截面圖，其中，以 與一對半導體膜104分別接觸的方式形成有導電膜111。 較佳在與在半導體膜103的截面上露出的半導體層105不 接觸的位置即與半導體層105遠離的位置形成導電膜ill ’以便當薄膜電晶體截止時，將流過在一對半導體膜104 之間的截止電流的値抑制爲低。在本實施模式中，因爲導 電膜111整體完全形成在一對半導體膜104上，所以可以 確保半導體層1 05和導電膜1 1 1之間的絕緣性。 接著’圖2A表示作爲一例的具有與圖ία至1C不同 -13- 200939482 的方式的本發明的薄膜電晶體的截面圖。在圖2A所示的 薄膜電晶體中，半導體膜103包括包含微晶半導體的第一 半導體層108和包含非晶半導體的第二半導體層1〇9。第 —半導體層108設置在閘極絕緣膜102 —側，並且第二半 導體層109設置在一對半導體膜104 —側。並且’對包含 微晶半導體的第一半導體層108的一部分的半導體層105 添加有賦予一導電型的雜質元素。透過在半導體層105和 φ —對半導體膜104之間設置有包含非晶半導體的第二半導 體層109，與圖1A至1C所示的薄膜電晶體相比，當使電 晶體截止時可以進一步抑制流過在一對半導體膜1 04之間 的截止電流。 注意，第一半導體層108和第二半導體層109都可以 包含微晶半導體和非晶半導體的雙方。但是，與第二半導 體層109相比，第一半導體層108包含更多的微晶半導體 。注意，至少背通道較佳爲非晶半導體，以降低截止電流 Ο 。在此，背通道是指在第二半導體層1〇9中不接觸於一對 半導體膜104的部分。 此外，雖然在圖2A中示出除了包含微晶半導體的第 一半導體層108以外，半導體膜103僅具有包含非晶半導 體的第二半導體層109的結構，但是本發明不局限於該結 構。在本發明中，半導體膜103至少在閘極絕緣膜1〇2 — 側具有包含微晶半導體的第一半導體層108，即可。因此 ，半導體膜103也可以在第一半導體層108和一對半導體 膜104之間具有結晶性彼此不同的多個半導體層、或者雜 -14- 200939482 質元素的濃度彼此不同的多個半導體層。但是，在半導體 層105和一對半導體膜104之間至少設置一個不包含雜質 元素的半導體層、或者包含具有低於SIMS的檢測限度的 濃度極低的雜質元素的半導體膜。 接著，圖2B表示作爲一例的具有與圖1A至1C不同 的方式的本發明的薄膜電晶體的截面圖。在圖2B所示的 薄膜電晶體中，在重疊於導電膜101的半導體膜103上的 0 —對半導體膜104之間設置有通道保護膜110。通道保護 膜110可以藉由在半導體膜103上形成氮化矽膜、氧化矽 膜、氮氧化矽膜或者氧氮化矽膜之後，利用光微影製程進 行選擇性的蝕刻來形成。或者，通道保護膜110可以藉由 噴射包含聚醯亞胺、丙烯或者矽氧烷的組成物並焙燒來形 成。藉由在形成通道保護膜110之後設置一對半導體膜 104以及一對導電膜111，可以防止由於當形成一對半導 體膜104以及一對導電膜111時進行的蝕刻，半導體膜 G 1 0 3的一部分被蝕刻。 注意，圖2A所示的薄膜電晶體也可以具有通道保護 膜110。在圖2C所示的薄膜電晶體中，與圖2A所示的薄 膜電晶體相同，半導體膜103具有包含微晶半導體的第一 半導體層108和包含非晶半導體的第二半導體層丨〇9，並 且’與圖2B所示的薄膜電晶體相同，具有通道保護膜 110° 注意’本發明的薄膜電晶體可以用於微處理器、圖像 處理電路等積體電路、能夠以非接觸的方式與詢問器進行 -15- 200939482 資料的收發的RF標籤、半導體顯示裝置等各種各樣的半 導體裝置的製造。半導體顯示裝置在其範疇內包括液晶顯 示裝置、在各像素中具有以有機發光元件（OLED )爲典 型的發光元件的發光裝置、DMD (數位微鏡裝置）、PDP (電漿顯示面板）、FED (場致發射顯示器）等、在驅動 電路中具有利用半導體膜的電路元件的其他半導體顯示裝 置。 〇 實施例模式2 在本實施模式中，示出本發明的薄膜電晶體的製造製 程的一例。雖然在本實施模式中舉出圖2A所示的薄膜電 晶體的製造方法作爲實例而說明，但是本實施模式所示的 製造方法可以適當地應用於圖1A至1C、圖2B和2C所 示的具有其他方式的薄膜電晶體的製造方法。 對包含微晶半導體膜的薄膜電晶體來說，與p型相比 © ’η型的遷移率高，由此更適合用於驅動電路。較佳的使 形成在同一個基板上的薄膜電晶體的極性都一致，以抑制 製程數目。在本實施模式中，使用η通道型薄膜電晶體而 說明。 如圖5 Α所示’在基板2〇〇上形成用作閘極電極的導 電膜201 ’並且在導電膜201上形成閘極絕緣膜2〇2a、 202b 〇 導電膜2〇1由金屬材料形成。作爲金屬材料，可以使 用鋁、鉻、鈦、鉬、鉬、銅等。例如，作爲導電膜2 0 i， -16- 200939482 也可以利用鋁或層疊鋁和阻擋金屬而構成的結構體來形成 。作爲阻擋金屬，可以使用鈦、鉬、鉻等難熔金屬。較佳 的設置阻擋金屬，以防止產生鋁的小丘、鋁的氧化。 導電膜201以50nm以上且3 00nm以下的厚度形成。 藉由將導電膜201的厚度設定爲50 run以上且100 nm以下 ，可以防止之後形成的半導體膜、導電膜的斷開。此外， 藉由將導電膜201的厚度設定爲150nm以上且300nm以 © 下，可以降低導電膜201的電阻，並且可以實現大面積化 〇 注意，因爲在導電膜201上形成半導體膜、閘極絕緣 膜，所以較佳將其端部加工爲錐形狀，以防止斷開。此外 ，雖然未圖示，但是可以在該製程中同時形成連接到閘極 電極的佈線、電容佈線。 導電膜201藉由濺射法、CVD法、鍍敷法、印刷法 、液滴噴射法等來形成。在本實施模式中，藉由濺射法在 © 基板200上形成鉬膜作爲導電膜，且使用藉由利用第一光 掩模而形成的抗蝕劑掩模來蝕刻形成在基板200上的導電 膜，以形成導電膜201。 閘極絕緣膜202a和202b可以分別藉由CVD法、濺 射法等以50nm至150nm的厚度的氧化矽膜、氮化矽膜、 氧氮化矽膜或者氮氧化矽膜來形成。在本實施模式中，示 出形成氮化矽膜或者氮氧化矽膜作爲閘極絕緣膜202a， 且形成氧化矽膜或者氧氮化矽膜作爲閘極絕緣膜202b， 並且層疊該閘極絕緣膜202a和閘極絕緣膜202b的方式。 -17- 200939482 注意，也可以利用氧化矽膜、氮化矽膜、氧氮化矽膜或者 氮氧化矽膜的單層形成閘極絕緣膜，而不採用兩層結構的 閘極絕緣膜。 藉由使用氮化矽膜或者氮氧化矽膜形成閘極絕緣膜 202a，提高基板200和閘極絕緣膜202a的密接力，而且 在使用玻璃基板作爲基板200的情況下，可以防止來自基 板2 00的雜質元素擴散到微晶半導體膜中，並且可以防止 φ 導電膜201的氧化。就是說，在可以防止膜剝離的同時， 可以提高之後形成的薄膜電晶體的電特性。此外，當閘極 絕緣膜202a和202b的厚度分別爲50nm以上時，可以緩 和導電膜201的凹凸所導致的覆蓋度的降低，因此是較佳 的。 接著，使用包含矽或鍺的沉積性氣體以及氫，在閘極 絕緣膜2〇2b上形成包含微晶半導體的半導體膜203。在 本發明中示出由半導體層203a和半導體層203b的兩層形 〇 成半導體膜203的實例。半導體層203 a是當剛開始半導 體膜203的成膜時的結晶性低劣的層，並且在形成半導體 層203a之後形成包含賦予一導電型的雜質元素的結晶性 比半導體層203a更高的半導體層203b。 例如’在藉由電漿CVD法並使用矽形成包含微晶半 導體的半導體層203a及半導體層2 03b的情況下，利用氫 、以及氫和選自氦、氬、氪、氖中的一種或多種稀有氣體 稀釋 SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4 等包含 矽的氣體，且利用輝光放電電漿進行成膜。在本實施模式 -18- 200939482 中，藉由引入且混合矽烷、氫及/或稀有氣體，並利用施 加高頻電力而產生的輝光放電電漿，形成包含微晶矽的半 導體膜203。在此情況下，矽烷由氫及/或稀有氣體稀釋爲 10倍至2000倍。並且，將基板的加熱溫度設定爲100°C 至 300 °C、較佳爲 120°C 至 220°C。 •注意，也可以在矽烷等氣體中混合GeH4、GeF4等氫 化鍺、氟化鍺，以將能帶幅度調節爲〇.9eV至l.leV。藉 0 由對矽添加鍺，可以改變薄膜電晶體的溫度特性。 爲了使半導體層203 b包含賦予一導電型的雜質元素 ，當形成半導體層203b時添加賦予一導電型的雜質元素 ，即可。在本實施模式中，當形成半導體層203b時，對 包含矽的氣體加上包含雜質元素的氣體如PH3等。雜質元 素的峰値濃度爲lxl017atoms/cm3以上且lxl〇21atoms/cm3 以下、較佳爲 lxl017atoms/cm3 以上且 lxl02°atoms/cm3 以 下、更佳爲 lxl〇17atoms/cm3 以上且 lxl〇19atoms/cm3 以下 ❹ 半導體膜203的厚度爲20nm以上且200nm以下、較 佳爲10nm以上且l〇〇nm以下。藉由將半導體膜203的厚 度設定爲50nm以下，可以製造完全耗盡型薄膜電晶體。 從閘極絕緣膜202b和半導體膜203的介面到半導體層 2〇3b的距離雖然也根據結晶性低劣的半導體層203 a的厚 度，但是較佳的例如將其設定爲3nm至20nm、較佳爲 1Onm 至 15nm。 藉由在與成膜同時或者在成膜之後對半導體膜20 3添 -19- 200939482 加用作受體的雜質元素，可以控制臨界値電壓。作爲用作 受體的雜質元素’典型有硼，以1PPm至l〇0〇PPm、較佳 爲lppm至lOOppm的比例將包含雜質兀素的氣體如IH6 、bf3等混入於包含矽或鍺的沉積性氣體，即可。並且’ 硼的濃度爲用作供體的雜質元素的1/10左右、例如爲lx 1014atoms/cm3 至 6xl016atoms/cm3，即可。 當剛開始包含微晶半導體的半導體膜203的成膜時形 〇 成的半導體層203 a是非晶或結晶缺陷多的層，與之後形 成的半導體層203 b相比，其結晶性差得多。在閘極絕緣 膜202b和半導體膜203的介面附近存在的半導體層203a 因爲用來形成多個載流子移動的通道形成區域，所以難以 進一步提高TFT的遷移率及導通電流等特性。然而在本 發明中，藉由對半導體層2 03b添加雜質元素，使半導體 層203b的電阻率低於半導體層203a的電阻率。由此可以 使多個載流子優先移動到半導體層203b中，即可以將結 〇 晶性更高的半導體層203b用作通道形成區域，而可以提 高電晶體的遷移率及導通電流。 接下來’如圖5B所示在半導體膜203上形成半導體 膜204及添加有賦予—導電型的雜質元素的半導體膜2〇5 〇 藉由使用包含矽或鍺的沉積性氣體的電漿CVD法， 可以形成包含非晶半導體的半導體膜204。另外，也可以 利用選自氦、氬、氪、氖中的—種或多種稀有氣體稀釋包 含砂或鍺的沉積性氣體，來形成包含非晶半導體的半導體 -20- 200939482 膜2 04。另外，也可以藉由使用矽烷氣體的流量的1倍以 上且10倍以下，更佳爲1倍以上且5倍以下的流量的氫 ，來形成包含添加有氫的非晶半導體的半導體膜204。另 外，對氫化半導體膜也可以添加氟、氯等鹵素。 另外，可以使用矽、鍺等半導體靶子作爲靶子且使用 氫或稀有氣體進行濺射來形成包含非晶半導體的半導體膜 204 ° φ 在之後的源區域及汲區域的形成製程中，有時半導體 膜2 〇4的一部分被蝕刻，所以半導體膜204較佳以此時半 導體膜2 04的一部分殘留的厚度而形成。較佳的以代表性 地爲 30nm以上且 500nm以下，較佳爲 50nm以上且 20 Onm以下的厚度形成。在薄膜電晶體的外加電壓高（例 如爲15V左右）的半導體裝置，代表性地爲液晶顯示裝 置中，當將半導體膜204形成得厚時，汲極耐壓得到提高 ，即使對薄膜電晶體施加高電壓，也可以避免薄膜電晶體 ❹ 退化。 藉由在半導體膜203的表面上形成包含添加有氫、氮 、或鹵素的非晶半導體的半導體膜204，可以防止包含於 半導體膜2 03中的微晶粒的表面的自然氧化。尤其是，在 非晶半導體和微晶粒接觸的區域中因局部應力而容易發生 裂縫。當該裂縫接觸氧時，微晶粒氧化，而形成氧化矽。 然而，藉由在半導體膜203的表面上形成半導體膜204， 可以防止微晶粒的氧化。 另外，因爲使用非晶半導體或包含氫或鹵素的非晶半 -21 - 200939482 導體形成半導體膜204，所以與半導體膜20 3相比，半導 體膜204的能隙大、電阻高、並且遷移率很低是半導體膜 203的1/5至1/10。因此，在之後形成的薄膜電晶體中， 將在源區域及汲區域和半導體膜203之間形成的半導體膜 204用作高電阻區域，並且將半導體膜203用作通道形成 區域。因此，可以降低薄膜電晶體的截止電流。在該薄膜 電晶體用作半導體顯示裝置的開關元件時，可以提高半導 〇 體顯示裝置的對比度。 注意，形成半導體膜203之後，藉由電漿CVD法以 30〇°C至40CTC的溫度成膜半導體膜204 。藉由該成膜處 理’將氫供給給半導體膜203，可以獲得與將半導體膜 2 03氫化相等的效應。即，藉由在半導體膜203上沉積半 導體膜204，將氫擴散半導體膜203，來可以終結懸空鍵 〇 在形成η通道型的薄膜電晶體時，對添加有賦予一導 ® 電型的雜質元素的半導體膜2 05添加作爲代表性的雜質元 素的磷即可，並且對包含矽或鍺的沉積性氣體添加包含雜 質元素的氣體如ΡΗ3等。另外，在形成ρ通道型薄膜電晶 胃時’添加作爲代表性的雜質元素的硼即可，並且對包含 $或鍺的沉積性氣體添加包含雜質元素的氣體如Β2Η等 藉由將磷或硼的濃度設定爲 lxl019atoms/cm3至 lxl〇21atomS/Cm3，可以與之後形成的導電膜206a至206c 實現歐姆接觸，並且用作源區域及汲區域。添加有賦予一 _電型的雜質元素的半導體膜205可以由微晶半導體或非 -22- 200939482 晶半導體形成。以2nm以上且50nm以下的厚度形成添加 有賦予一導電型的雜質元素的半導體膜205。藉由使添加 有賦予一導電型的雜質元素的半導體膜205的膜厚度減薄 ，可以提高生產率。 接下來，如圖5C所示，在半導體膜20 5上形成導電 膜。藉由濺射法、CVD法、印刷法、液滴噴射法、以及 蒸鍍法等形成導電膜。本實施模式所示的導電膜具有層疊 0 導電膜206a至206c的三層的結構，並且是對導電膜 206a、206c使用鉬膜、對導電膜206b使用鋁膜的疊層導 電膜，或者是對導電膜2 06a、2 06c使用鈦膜、對導電膜 206b使用鋁膜的疊層導電膜。藉由濺射法或真空蒸鍍法 形成導電膜206a至206c。 導電膜較佳由鋁、銅、遷移防止元素、添加有耐熱性 提高元素或小丘防止元素的鋁合金、如銅、矽、鈦、鈸、 銃、鉬等、構成的單層或疊層而形成。另外，也可以採用 ® 如下疊層結構，即使用鈦、钽、鉬、鎢、或這些元素的氮 化物形成與添加有賦予一導電型的雜質元素的半導體膜 205接觸的一側的膜，並且在其上形成鋁或鋁合金。也可 以採用以鈦、钽、鉬、鎢或這些元素的氮化物夾著鋁或鋁 合金的上面及下面的疊層結構。 接著，如圖6A所示那樣’在導電膜206c上塗敷抗飩 劑207。抗蝕劑207可以使用正型抗蝕劑或負型抗蝕劑。 在本實施模式中，使用正型抗蝕劑。然後使用多灰度掩模 208部分地曝光抗鈾劑207。 -23- 200939482 多灰度掩模指的是具有曝光部分、中間曝光部分、以 及未曝光部分，能夠以三個水準進行曝光的掩模。藉由進 行一次的曝光及顯影步驟，可以形成具有多個（典型爲兩 種）厚度區域的抗蝕劑掩模。因此，藉由使用多灰度掩模 ，可以減少光掩模個數。 作爲多灰度掩模的典型例子，可以舉出灰度掩模、以 及半色調掩模。灰度掩模由具有透光性的基板、形成在其 © 上的遮光部、以及衍射光柵構成。在遮光部中，光的透過 率爲〇%。另一方面，衍射光柵可以藉由將狹縫、點、網 眼等的光透過部的間隔設定爲用於曝光的光的解析度限度 以下的間隔來控制光的透過率。週期性狹縫、點、網眼、 以及非週期性狹縫、點、網眼都可以用於衍射光柵。作爲 具有透光性的基板，可以使用石英等的具有透光性的基板 。遮光部及衍射光柵可以由鉻或氧化鉻等的吸收光的遮光 材料構成。將光照射到灰度掩模的情況下’在遮光部中’ ® 光透過率爲〇%，而在不設置有遮光部及衍射光柵的區域 中，光透過率爲100%。另外’在衍射光柵中，可以將光 透過率調整爲10至70%的範圍內。衍射光柵中的光透過 率可以藉由調整衍射光柵的狹縫、點、或網眼的間隔及柵 距而控制。 另一方面，半色調掩模由具有透光性的基板、形成在 其上的半透過部、以及遮光部構成。半透過部可以使用 MoSiN、MoSi、MoSiO、MoSiON、CrSi 等。遮光部可以 由鉻或氧化鉻等的吸收光的遮光材料構成。將光照射到半 -24- 200939482 色調掩模的情況下，在遮光部中，光透過率爲〇%，而在 不設置有遮光部及半透過部的區域中，光透過率爲100% 。另外，在半透過部中，可以將光透過率調整爲10至70 %的範圍內。半透過部中的光透過率可以根據半透過部的 材料的選擇而控制。 藉由在使用多灰度掩模進行曝光之後進行顯影，可以 如圖6B所示那樣形成具有不相同的厚度區域的抗蝕劑掩 D 模 209 。 接著，藉由使用抗鈾劑掩模209將半導體膜203、半 導體膜204、添加有賦予一導電型的雜質元素的半導體膜 205、以及導電膜206a至206c蝕刻。其結果，如圖7A所 示那樣，可以將半導體膜203、半導體膜204、添加有賦 予一導電型的雜質元素的半導體膜2〇5、以及導電膜206a 至206c形成爲所希望的形狀。注意，圖7A (抗蝕劑掩模 209以外）相當於沿圖9A的虛線A-A1泉的截面圖。 © 然後，對抗蝕劑掩模209進行灰化處理。其結果，抗 蝕劑的面積縮小，其厚度變薄。此時，厚度薄的區域的抗 蝕劑（與導電膜201的一部分重疊的區域）被去除，由此如 圖7B所示，可以形成被分離的抗蝕劑掩模2丨〇。 接著，藉由使用抗蝕劑掩模210進一步將導電膜 206a至206c蝕刻並分離。其結果，如圖7B所示那樣可 以形成一對導電膜206a至206c。 然後’如圖7C所示那樣，使用抗蝕劑掩模210蝕刻 並分離添加有賦予一導電型的雜質元素的半導體膜205, -25- 200939482 形成用作源區域及汲區域的一對源區及汲區2 0 5。此外’ 在該蝕刻步驟中，半導體膜204的一部分也被蝕刻’而在 半導體膜204中形成有凹部。可以以同一步驟形成用作源 區域及汲區域的一對半導體膜205、以及半導體膜204的 凹部。藉由將半導體膜204的凹部的深度設定爲半導體膜 2 04的厚度最厚的區域的W2至1/3，可以使源區域及汲 區域的距離變大，因此可以減少源區域及汲區域之間的漏 0 電流。 在本實施模式中，由於藉由使用其面積比抗飩劑掩模 209小的抗蝕劑掩模210蝕刻半導體膜204的一部分，所 以成爲半導體膜204的一部分位於用作源區域及汲區域的 一對半導體膜205的外側的形狀。另外’導電膜206a至 206b的端部和用作源區域及汲區域的一對半導體膜205 的端部是不一致的偏離的，一對半導體膜205的端部位於 導電膜206a至20 6b的端部的外側。然後，去除抗蝕劑掩 ❹模2 1 0。 注意，圖7C (抗蝕劑掩模21 0以外）相當於沿圖1 〇 的虛線A-A'的截面圖。如圖1 〇所示’用作源區域及汲區 域的一對半導體膜205的端部位於導電膜206a至206c的 端部的外側。另外，半導體膜204的端部位於導電膜 206a至206c及一對半導體膜205的端部的外側。導電膜 206a至206c的一方具有包圍導電膜206a至206c的另一 方的形狀（具體地說，U字形狀、C字形狀）。因此，可以 增加載流子移動的區域的面積，從而可以在抑制薄膜電晶 -26- 200939482 體的面積的同時，增大電流量。 接著，在不對露出的半導體膜204造成損傷， 半導體膜204的蝕刻速度低的條件下進行乾蝕刻。 製程，可以除去一對半導體膜2 05之間的半導體膜 的蝕刻渣滓物、抗蝕劑掩模的渣滓、以及用於去除 掩模的裝置內的污染源，而可以實現一對半導體膜 間的確實的絕緣。其結果，可以減少薄膜電晶體的 © ，並且製造截止電流小並耐壓性高的薄膜電晶體。 使用包含氯、包含氟的氣體作爲蝕刻氣體即可。 藉由上述製程，可以形成通道蝕刻型的薄膜電 接著，如圖8A所示那樣，在導電膜206a至 —對半導體膜205、半導體膜204、半導體膜203 閘極絕緣膜202b上形成保護絕緣膜21 1。保護絕緣 用於防止懸浮在大氣中的有機物、金屬物、或水蒸 污染雜質的侵入而設置的，因此較佳爲緻密的膜。 〇 藉由使用氮化矽膜作爲保護絕緣膜211，可以使半 204 中的氧濃度爲 5xl019atoms/cm3以下，泰 lX1019at〇mS/Cm3以下，而可以防止半導體膜204 〇 接著，如圖8B所示，蝕刻保護絕緣膜211的 形成接觸孔。然後在該接觸孔中，形成接觸於； 206c的像素電極212。在本實施模式中，像素電極 藉由濺射法形成使用IΤ Ο的膜之後，藉由鈾刻等 所希望的形狀而形成。注意，圖8B相當於沿圖1 1 且對於 藉由該 204上 抗蝕劑 205之 漏電流 注意， 晶體。 2 0 6c ' 、以及 膜211 氣等的 另外， 導體膜 芝佳爲 的氧化 —部分 導電膜 212在 加工爲 的A- -27- 200939482 虛線的截面圖。 作爲像素電極2 1 2 ’可以使用包含氧化鎢 、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦 含氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、 砂的銦錫氧化物等具有透光性的導電性材料。 此外，作爲像素電極2 1 2，可以使用包含 子（也稱爲導電性聚合體）的導電性組成物形 〇 電性組成物而形成的像素電極較佳薄層電阻爲 以下，且波長爲5 5 0nm時的透光率爲70%以 包含在導電性組成物中的導電性高分子的電 0 · 1 Ω · cm 以下。 另外，作爲導電性高分子，可以使用所謂 軛類導電性高分子。例如，可以舉出聚苯胺或 聚吡咯或其衍生物、聚噻吩或其衍生物、或者 的兩種以上形成的共聚物等。 © 藉由上述製程，可以形成薄膜電晶體、以 膜電晶體，並且可以使用於半導體顯示裝置的 接著，下面說明可以使用一個光掩模形成 容元件的製程。 如圖8A所示，.在形成保護絕緣膜211 12A所示那樣，在保護絕緣膜211上形成絕緣 本實施模式中，使用感光性的有機樹脂形成絕 然後，在使用多灰度掩模221使絕緣膜220感 顯影’如圖1 2B所示那樣，形成選擇性地露出 的銦氧化物 氧化物、包 添加有氧化 導電性高分 成。使用導 1 0000 Ω /□ 上。另外， 阻率較佳爲 的π電子共 其衍生物、 由上述物質 及具有該薄 元件基板。 接觸孔和電 之後，如圖 膜220 。在 緣膜220 。 光之後進行 保護絕緣膜 -28- 200939482 211中的重疊於導電膜206c的部分的開口部222、並在電 容佈線223上形成凹部224。在本實施模式中，使用多灰 度掩模221，它可以在成爲開口部222的區域中以100% 的光透過率曝光絕緣膜220，也可以在成爲凹部224的區 域中以10%至70%的光透過率曝光絕緣膜220。 接著，將具有凹部224及開口部222的絕緣膜220用 作爲掩模，蝕刻保護絕緣膜2 1 1，來如圖1 2B所示那樣， 〇 使導電膜206c部分地露出。 接著，對具有凹部224及開口部222的絕緣膜220的 表面進行整體性的蝕刻（回触），以擴大凹部224及開口 部222。最後如圖13A所示，其面積更擴大的開口部222 和藉由擴大凹部224獲得的開口部225形成在絕緣膜220 中。開口部225形成在重疊於電容佈線223的區域中。 然後，如圖13B所示，在以接觸於導電膜206c的方 式形成像素電極212的同時，可以形成由電容佈線223、 ® 閘極絕緣膜2 02a、202b、保護絕緣膜211、以及像素電極 212構成的電容元件。 藉由上述製程，藉由使用一個多灰度掩模，可以在形 成使像素電極和用作佈線的導電膜206c連接的接觸孔的 同時，形成電容元件。 另外，雖然在本實施模式中，使用通道蝕刻型的薄膜 電晶體進行說明，但是也可以同樣地形成通道保護型的薄 膜電晶體。具體而言，如圖5 B所示，進行直到在半導體 膜203上形成半導體膜204的製程。接著，在半導體膜 -29- 200939482 2 04的重疊於導電膜20 1的區域中形成通道保護膜。通道 保護膜可以在成膜氮化矽膜、氧化矽膜、氮氧化矽膜、或 者氧氮化矽膜之後，藉由光蝕刻製程選擇性地蝕刻而形成 。或者，藉由噴射並焙燒聚醯亞胺、丙烯、或者包含矽烷 的組成物而形成。 接著，按順序形成添加有賦予一導電型的雜質元素的 半導體膜205及導電膜206a、206b、20 6c。使用藉由光 φ 蝕刻製程所形成的抗蝕劑掩模，對導電膜206a、206b、 206c、添加有賦予一導電型的雜質元素的半導體膜205、 半導體膜204、半導體膜203進行蝕刻。藉由該蝕刻，導 電膜206a、206b、206c成爲分離了的一對導電膜206a、 2 06b、206c，半導體膜205成爲分離了的一對半導體膜 205。此外，藉由該蝕刻，半導體膜204、半導體膜203 也被形成爲島狀圖案。 藉由上述製程可以形成通道保護型的薄膜電晶體》 ❹ 另外，如圖5A所示，也可以形成三層的閘極絕緣膜 而代替薄膜電晶體的閘極絕緣膜202 a、202b。可以形成 厚度爲lnm至5nm左右的氮化矽膜或氮氧化矽膜作爲第 三層的閘極絕緣膜。可以藉由電漿CVD法形成厚度爲 lnm至5nm左右的氮化矽膜或氮氧化矽膜作爲第三層的 閘極絕緣膜。另外，藉由對閘極絕緣膜202b利用高密度 電漿進行氮化處理，可以在閘極絕緣膜202b表面上形成 氮矽層。藉由使用高密度電漿進行氮化處理，也可以獲得 含有更高濃度的氮的氮化矽層。利用高頻微波如2.45GHz -30- 200939482 來產生高密度電漿。因爲其特徵在於低電子溫度 電漿的活性種的動能低，所以可以形成與現有的 相比電漿損傷少且缺陷少的層。此外，因爲可以 緣膜202b的表面粗糙度小，所以可以增高載流 率。 另外，在形成閘極絕緣膜2 02a、202b之後 裝置的反應室內流過包含矽或鍺的沉積性氣體， 0 存在反應室內的閘極絕緣膜202a、2〇2b的原料 是包含氧、氮的氣體。藉由該製程可以降低反應 濃度、氮濃度，而可以降低之後形成的微晶半導 濃度、氮濃度。其結果，可以形成缺陷少的微晶 實施例模式3 在本實施例模式中，說明將本發明的薄膜電 〇 開關元件的液晶顯示裝置的結構。 在圖14中示出作爲一例的本發明的液晶顯 截面圖。圖14所示的薄膜電晶體1401包括：形 表面上的導電膜1402;形成爲覆蓋導電膜1402 緣膜1403a、1403b;形成爲中間夾閘極絕緣膜 1403b並重疊於導電膜1 402的包含微晶半導體 膜1404 ;形成在半導體膜1404上的包含非晶半 導體膜1405;形成在半導體膜1405上的用作源 區域的一對半導體膜1406。 的高密度 電漿處理 使閘極絕 子的遷移 ，在成膜 來去除留 氣體尤其 室內的氧 體膜的氧 半導體膜 晶體用作 示裝置的 成在絕緣 的閘極絕 1403a 、 的半導體 導體的半 區域或汲 -31 - 200939482 在一對半導體膜1406上形成用作佈線的一對導電膜 1407。以覆蓋薄膜電晶體1401及導電膜1407的方式，按 順序形成保護絕緣膜1 408、絕緣膜1409。在保護絕緣膜 1 408、絕緣膜1 409的一部分中設有開口部，在該開口部 中以接觸於導電膜14〇7之一的方式形成像素電極1410。 -另外，在絕緣膜1 4 0 9上形成用於控制液晶元件的單 元間隙的間隔物1 4 1 7。間隔物1 4 1 7可以藉由將絕緣膜蝕 〇 刻爲所希望的形狀而形成，但是也可以藉由在絕緣膜 1 409上分佈塡料控制單元間隙。 在像素1410上形成對準膜1411。對準膜1411可以 如對絕緣膜進行硏磨處理而形成。另外，與像素電極 1410相對的位置設置有相對電極1413，在相對電極1413 的接近於像素電極1410 —側形成對準膜1414。而且，在 像素電極1410和相對電極1413之間的由密封劑1416圍 繞的區域中設置液晶1415。注意，塡料也可以混入密封 〇 劑1416中。 作爲像素電極1410和相對電極1413可以使用如含有 氧化矽的氧化銦錫（ITSO )、氧化銦錫（ITO )、氧化鋅 (ZnO )、氧化銦鋅（IZO )、添加有鎵的氧化鋅（GZO )等。注意，雖然在本實施例模式中示出藉由對像素電極 1410及相對電極1413使用透光的導電膜，來製造透過型 的液晶元件的例子，但是本發明不局限於該結構。本發明 的液晶顯示裝置也可以爲半透過型、反射型。 另外，彩色濾波器也可以設置在圖14所示的液晶顯 -32- 200939482 示裝置中。 注意，雖然在本實施例模式中，示出TN (扭轉向列 )型作爲液晶顯示裝置，但是本發明的薄膜電晶體也可以 用於其他液晶顯示裝置如VA (垂直定向）型、OCB (光 學補償彎曲）型、IPS (平面內切換）型等。 本發明的液晶顯示裝置因爲使用遷移率及導通電流高 ’並且可靠性高的薄膜電晶體，所以對比度及可見度高。 ❹ 實施例1 在本實施例中，對本發明的半導體顯示裝置的一個實 施例進行說明。 在圖15A和15B中表示晶片狀的ic ( 1C晶片）安裝 在顯示面板上的半導體顯示裝置的立體圖。 圖15A所示的顯示面板在基板6001和基板6006之 間形成有像素部6002、掃描線驅動電路6003。在1C晶片 © 6004中形成的信號線驅動電路安裝在基板6 00 1上。具體 而言’形成在1C晶片6004中的信號線驅動電路貼合在基 板600 1上，而與像素部6002電連接。另外，標記6005 是FPC’藉由FPC6005對像素部60 02、掃描線驅動電路 6〇〇3 '形成在1C晶片6004中的信號線驅動電路分別供給 電力、各種信號等。 圖15B所示的顯示面板在基板6101和基板6016之間 形成有像素部6102和掃描線驅動電路6103。在安裝在基 板6101上的FPC6105上還安裝有形成在1C晶片6104中 -33- 200939482 的信號線驅動電路。藉由FPC6105對像素部6102 線驅動電路6103、形成在ic晶片6104中的信號 電路分別供給電力' 各種信號等。 1C晶片的安裝方法沒有特別的限定，可以使 的COG法、引線鍵合方法、或者tab法等。另外 可以實現電連接’安裝1C晶片的位置就不局限於 和15B所不的位置。另外，在圖15A和！5B中表 Ο 號線驅動電路由1 c晶片形成的實例，但是掃描線 路也可以由IC晶片形成，並且控制器、c p U、記 也可以由1C晶片形成並安裝。另外，也可以是構 驅動電路的電路的一部分由1C晶片形成，而不是 驅動電路或掃描線驅動電路整體都由1C晶片形成。 注意’藉由將驅動電路等積體電路另外由1C 成並安裝’與將所有的電路形成在與像素部同一個 的情況相比，可以提高成品率，並且容易進行根據 © 路的特性的製程最適化。 本實施例可以與上述實施例模式組合而實施。 實施例2 在本實施例中，將說明本發明的液晶顯示裝置 晶面板和光源的配置。 圖16是表示本發明的液晶顯示裝置的結構的 的一例。圖1 6所示的液晶顯示裝置包括：在一對 間形成有液晶元件的液晶面板1 60 1 ;第一擴散板 、掃描 線驅動 用已知 ，只要 圖1 5 A 示僅信 驅動電 憶體等 成各個 信號線 晶片形 基板上 每個電 中的液 立體圖 基板之 1 602 ； -34- 200939482 棱鏡片1 603;第二擴散板1 604;導光板1 605;反射板 1606;光源1 607;電路基板1 608。 將液晶面板1601、第一擴散板1 602、棱鏡片1 603、 第二擴散板16 04、導光板1 605、反射板1606按順序層疊 。光源1 60 7設置在導光板16 05的端部，並且擴散到導光 板1605的內部的來自光源1607的光藉由第一擴散板 1 6 02、棱鏡片1 603以及第二擴散板1 604均勻性地照射到 ❹ 液晶面板1 6 0 1。 注意，雖然在本實施例中使用第一擴散板1602和第 二擴散板1 604，但是擴散板的數量不局限於此，還可以 是單數或者三個以上。並且，擴散板設置在導光板1605 和液晶面板1 6 0 1之間即可。因此，即可以只在比棱鏡片 1 603接近於液晶面板1601的一側設置擴散板，又可以只 在比棱鏡片1 603接近於導光板1 605的一側設置擴散板。 此外，棱鏡片1 603不局限於圖16所示的其截面是鋸 © 齒狀的形狀，只要是具有能夠將來自光導板1 605的光聚 焦到液晶面板1 60 1 —側的形狀即可。 在電路基板1 608中設置有生成輸入到液晶面板1601 的各種信號的電路、或者對於這些信號進行處理的電路等 。並且，在圖16中，電路基板1608與液晶面板1601透 過FPC (撓性印刷電路）1 609連接。注意，上述電路可 以利用COG (玻璃上晶片安裝）法連接到液晶面板1 60 1 ，或者也可以利用COF (薄膜上晶片安裝）法將上述電路 的一部分連接到FPC 1 609。 -35- 200939482 圖16表示在電路基板1 608上設置有控制光源1607 的驅動的各種電路，並且該控制類電路與光源1607透過 FPC1 610連接的實例。但是，上述控制光源1 607的驅動 的各種電路也可以形成在液晶面板1601上，並且在此情 況下，液晶面板1601與光源1 607藉由FPC等連接。 注意，圖16例示在液晶面板1601的端部配置光源 1607的邊緣照光型的光源，但是本發明的液晶顯示裝置 0 也可以是在液晶面板1601的正下方配置光源1 607的正下 型。 本實施例可以與上述實施例模式或上述實施例適當地 組合而實施。 實施例3 作爲可以使用本發明的半導體裝置的電子設備，可以 舉出行動電話、可檇式遊戲機或電子書、攝像機、數位相 〇 機、護目鏡型顯示器（頭盔顯示器）、導航系統、聲音再 現裝置（車載音響、身歷聲組合音響等）、筆記本型個人 計算機、具有記錄媒體的圖像再現裝置（典型爲再現 DVD (數位通用光碟）等記錄媒體且具有可以顯示其圖像 的顯示器的裝置）等。這些電子設備的具體例子示於圖 1 7A 至 1 7C。 圖17A示出行動電話，包括主體2101、顯示部2102 、聲音輸入部2103、聲音輸出部2104、操作鍵2105。藉 由將本發明的半導體裝置使用於顯示部2102，可以獲得 -36- 200939482 可靠性高且對比度及可見度高的行動電話。 圖17B示出攝像機’包括主體26〇1、顯示部 框體2603、外部連接介面2604、遙控接收部2605 圖像部2606、電池2607、聲音輸入部2608、操作3 、目鏡部26 10等。藉由將本發明的半導體裝置使 示部2602 ’可以獲得可靠性高且對比度及可見度 像機。 Ο 圖PC示出圖像顯示裝置，包括框體2401、 2402'揚聲部2403等。藉由將本發明的半導體裝 於顯示部2402，可以獲得可靠性高且對比度及可 的圖像顯示裝置。注意，圖像顯示裝置包括用來顯 的所有圖像顯示裝置諸如個人計算機用、TV播放 、廣告顯不用等圖像顯示裝置。 如上所述’本發明的應用範圍非常廣泛，可以 所有領域的電子設備。 Ο ¥ 本實施例可以與上述實施例模式或上述實施例 組合而實施。 【圖式簡單說明】 圖1A至1C是本發明的薄膜電晶體的截面圖； 圖2A至2C是本發明的薄膜電晶體的截面圖； 圖3A和3B是表示包含微晶半導體的半導體 結構的圖； 圖4A和4B是表示藉由計算而算出來的反交 2602、 、接收 建 2609 用於顯 高的攝 顯示部 置使用 見度高 示圖像 接收用 應用於 適當地 膜的帶 錯型薄 -37- 200939482 膜電晶體的閘極電壓VG和電流ID以及遷移率v的關係 的圖； 圖5A至5C是表示本發明的薄膜電晶體的製造方法 的圖； 圖6A和6B是表示本發明的薄膜電晶體的製造方法 的圖； 圖7A至7C是表示本發明的薄膜電晶體的製造方法 0 的圖； 圖8A和8B是表示本發明的薄膜電晶體的製造方法 的圖； 圖9是表示本發明的薄膜電晶體的製造方法的圖； 圖是表7K本發明的薄膜電晶體的製造方法的圖； 圖11是表示本發明的薄膜電晶體的製造方法的圖； 圖12A和12B是表示具有本發明的薄膜電晶體的半 導體裝置的製造方法的圖； Ο 圖13A和13B是表示具有本發明的薄膜電晶體的半 導體裝置的製造方法的圖； 圖14是本發明的液晶顯示裝置的截面圖； 圖15A和15B是表示本發明的半導體顯示裝置的一 個實施例子的立體圖； 圖16是表示本發明的液晶顯示裝置的結構的立體圖 ;以及 圖17A至17C是利用本發明的半導體裝置的電子設 備的圖。 -38- 200939482
本發明的選擇圖是圖1A至1C 【主要元件符號說明】 101 :導電膜 102 :閘極絕緣膜 103 :半導體膜 104 :半導體膜 ❹ 105 :半導體層 1 0 6 :虛線 107 ：層 108 :半導體層 109 :半導體層 1 10 :通道保護膜 1 1 1 :導電膜 1 3 0 :實線 〇 1 3 1 :實線 1 3 2 :實線 2 0 0 :基板 201 :導電膜 202a :閘極絕緣膜 202b ：閘極絕緣膜 203 :半導體膜 203 a :半導體層 2〇3b :半導體層 -39- 200939482 204 :半導體膜 2 05 :半導體膜 206a :導電膜 206b :導電膜 206c :導電膜 207 :抗鈾劑 2 0 8 :多灰度掩模 U 209 :抗蝕劑掩模 2 1 0 :抗蝕劑掩模 2 1 1 :保護絕緣膜 2 1 2 :像素電極 220 :絕緣膜 221 :多灰度掩模 222 :開口部 2 2 3 :電容佈線 G 224 :凹部 225 :開口部 1401 :薄膜電晶體 1402 :導電膜 1 4 0 3 a :閘極絕緣膜 1 403b :閘極絕緣膜 1 404 :半導體膜 1 405 :半導體膜 1406 :半導體膜 200939482 1 407 ： 導電膜 1408 ： 保護絕緣膜 1 409 ： 絕緣膜 14 10 ： 像素電極 14 11： 對準膜 1413 ： 相對電極 1414 ： 對準膜 〇 1415 : 液晶 1416 ： 密封劑 1417 ： 間隔物 160 1 ： 液晶面板 1 602 ： 擴散板 1 603 ： 棱鏡片 1 604 ： 擴散板 1 605 ： 導光板 〇 1 606 ： 反射板 1 607 ： 光源 1 608 ： 電路基板 1 609 ： FPC 1610 ： FPC 2 10 1 ： 主體 2102 ： 顯示部 2103 ： 聲音輸入部 2104 :聲音輸出部 -41 - 200939482 2 105 ： :操作鍵 240 1 ： :框體 2402 ： :顯示部 2403 ： :揚聲部 260 1 ： 主體 2602 : 顯示部 2603 ： 框體 2604 ： 外部連接介面 © 2605 : 遙控接收部 2606 : 接收圖像部 2607 ： 電池 2608 ： 聲音輸入部 2609 ： 操作鍵 2610 ： 目鏡部 600 1 ： 基板 6002 ： 像素部 6003 ： 掃描線驅動電路 Ο 6004： IC晶片 6005 ： FPC 6006 ： 基板 6016 ： 基板 6 10 1 ： 基板 6102 ： 像素部 6103 ： 掃描線驅動電路 6104 ： IC晶片
6105 : FPC

Claims (1)

  1. 200939482 十、申請專利範圍 1. 一種薄膜電晶體，包含： 絕緣表面上的導電膜； 該導電膜上的閘極絕緣膜； 該閘極絕緣膜上與該導電膜重疊的第一半導體膜；以 及 該第一半導體膜上的一對第二半導體膜，該對第二半 〇 導體膜包含賦予一導電型的第一雜質元素， 其中，該第一半導體膜包含微晶半導體， 其中’該第一半導體膜包含與該閘極絕緣膜及該對第 —半導體膜分離的層，和 其中，該層包含與該第一雜質元素賦予相同的導電型 的第二雜質元素。 2 ·如申請專利範圍第1項的薄膜電晶體， 其中’該第一半導體膜的一部分的端部位於該對第二 Ο 半導體膜的端部的外側。 3 _如申請專利範圍第1項的薄膜電晶體， 其中’該第一半導體膜中的與該對第二半導體膜重疊 的區域比與該對第二半導體膜不重疊的區域厚。 4 .如申請專利範圍第1項的薄膜電晶體， 其中’該包含第二雜質元素的層中的該第二雜質元素 的峰値濃度爲筒於或等於lxl〇17atoms/cm3且低於或等於 lxl019atoms/cm3。 5.如申|靑專利範圍第1項的薄膜電晶體， -43- 200939482 其中，該第二雜質元素爲磷（P)、砷（As)、銻（ Sb )、硫（S)、碲（Te)、或硒（Se)。 6_—種薄膜電晶體，包含： 絕緣表面上的導電膜； 該導電膜上的閘極絕緣膜； 該閘極絕緣膜上與該導電膜重疊的第一半導體膜；以 及 〇 該第一半導體膜上的一對第二半導體膜，該對第二半 導體膜包含賦予一導電型的第一雜質元素， 其中，該第一半導體膜至少具有包含微晶半導體的第 三半導體膜以及包含非晶半導體的第四半導體膜， 其中，該第三半導體膜包含與該閘極絕緣膜分離的層 ， 其中，該層包含與該第一雜質元素賦予相同的導電型 的第二雜質元素，和 © 其中，該第四半導體膜設置在該第三半導體膜和該對 第二半導體膜之間。 7.如申請專利範圍第6項的薄膜電晶體， 其中，該第四半導體膜包含微晶半導體，和 其中，該包含在第三半導體膜中的微晶半導體的量多 於該包含在第四半導體膜的微晶半導體的量。 8 .如申請專利範圍第6項的薄膜電晶體， 其中，該第一半導體膜的一部分的端部位於該對第二 半導體膜的端部的外側。 -44 - 200939482 9.如申請專利範圍第6項的薄膜電晶體， 其中，該第一半導體膜中的與該對第二半導體膜重疊 的區域比與該對第二半導體膜不重疊的區域厚。 1 〇 _如申請專利範圍第6項的薄膜電晶體， 其中，該包含第二雜質元素的層中的該第二雜質元素 的峰値濃度爲高於或等於lx〗〇17atoms/cm3且低於或等於 lxl019atoms/cm3 ° ❹ 1 1 .如申請專利範圍第6項的薄膜電晶體’ 其中，該第二雜質元素爲磷（P)、砷（As)、銻（ Sb )、硫（S)、碲（Te)、或硒（Se)。 12. —種半導體裝置，包含： 絕緣表面上的第一導電膜； 該第一導電膜上的閘極絕緣膜； 該閘極絕緣膜上與該第一導電膜重疊的第一半導體膜 © 該第一半導體膜上的一對第二半導體膜，該對第二半 導體膜包含賦予一導電型的第一雜質元素；以及 分別在該對第二半導體膜上的一對第二導電膜， 其中’該第一半導體膜包含微晶半導體’ 其中，該第一半導體膜包含與該閘極絕緣膜及該對第 二半導體膜分離的層，和 其中’該層包含與該第一雜質元素賦予相同的導電型 的第二雜質元素。 13. 如申請專利範圍第12項的半導體裝置’ -45- 200939482 其中’該第一半導體膜中的與該對第二半導體膜重疊 的區域比與該對第二半導體膜不重疊的區域厚。 14.如申請專利範圍第12項的半導體裝置， 其中’該包含第二雜質元素的層中的該第二雜質元素 的峰値濃度爲高於或等於lxl〇17at〇ms/cm3且低於或等於 lxl019atoms/cm3。 1 5 .如申請專利範圍第1 2項的半導體裝置， 〇 其中’該第二雜質元素爲磷（P)、砷（As)、銻（ Sb)、硫（S)、碲（Te)、或硒（Se)。 1 6 · —種電子設備，其使用如申請專利範圍第1 2項的 半導體裝置。 17. —種半導體裝置，包含： 絕緣表面上的第一導電膜； 該第一導電膜上的閘極絕緣膜； 該閘極絕緣膜上與該第一導電膜重疊的第一半導體膜 〇 該第一半導體膜上的一對第二半導體膜，該對第二半 導體膜包含賦予一導電型的第一雜質元素；以及 分別在該對第二半導體膜上的一對第二導電膜， 其中，該第一半導體膜至少具有包含微晶半導體的第 三半導體膜以及包含非晶半導體的第四半導體膜， 其中，該第三半導體膜包含與該閘極絕緣膜分離的層 其中，該層包含與該第一雜質元素賦予相同的導電型 -46- 200939482 的第二雜質元素，和 其中，該第四半導體膜設置在該第三半導體膜和該對 第二半導體膜之間。 18.如申請專利範圍第17項的半導體裝置， 其中，該第四半導體膜包含微晶半導體，和 其中，該包含在第三半導體膜中的微晶半導體多於該 包含在第四半導體膜的微晶半導體。 0 19.如申請專利範圍第17項的半導體裝置， 其中，該第一半導體膜中的與該對第二半導體膜重疊 的區域比與該對第二半導體膜不重疊的區域厚。 20 .如申請專利範圍第1 7項的半導體裝置， 其中，該包含第二雜質元素的層中的該第二雜質元素 的峰値濃度爲高於或等於ix1〇17atoms/cm3且低於或等於 lxl〇i9at〇ms/cm3 〇 21. 如申請專利範圍第17項的半導體裝置， 〇 其中，該第二雜質元素爲磷（P)、砷（As)、銻（ Sb)、硫（S)、碲（Te)、或硒（Se) ° 22. —種電子設備，其使用如申請專利範圍第1 7項的 半導體裝置。 -47-
TW097146665A 2007-12-03 2008-12-01 薄膜電晶體和半導體裝置 TWI456769B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007311965 2007-12-03

Publications (2)

Publication Number Publication Date
TW200939482A true TW200939482A (en) 2009-09-16
TWI456769B TWI456769B (zh) 2014-10-11

Family

ID=40674803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097146665A TWI456769B (zh) 2007-12-03 2008-12-01 薄膜電晶體和半導體裝置

Country Status (5)

Country Link
US (2) US7923730B2 (zh)
JP (1) JP5593025B2 (zh)
KR (1) KR101523353B1 (zh)
CN (1) CN101478004B (zh)
TW (1) TWI456769B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101588355B1 (ko) 2009-12-23 2016-02-15 삼성디스플레이 주식회사 터치스크린 기판, 이의 제조 방법 및 표시 패널
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS60160170A (ja) 1984-01-31 1985-08-21 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS6267872A (ja) 1985-09-20 1987-03-27 Toshiba Corp 非晶質シリコン薄膜トランジスタ
JPS63258072A (ja) 1987-04-15 1988-10-25 Nec Corp 電界効果トランジスタ
JP2650946B2 (ja) * 1988-03-04 1997-09-10 株式会社日立製作所 薄膜電界効果素子
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JPH07263698A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 薄膜トランジスタ及びその製造方法
JPH08201851A (ja) * 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JPH11177094A (ja) * 1997-12-08 1999-07-02 Advanced Display Inc 半導体薄膜トランジスタおよび該半導体薄膜トランジスタを含む半導体薄膜トランジスタアレイ基板
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
CN1265446C (zh) * 2003-01-09 2006-07-19 友达光电股份有限公司 一种薄膜晶体管的制作方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005053212A (ja) 2003-07-18 2005-03-03 Seiko Epson Corp 液体収容体
US7205171B2 (en) 2004-02-11 2007-04-17 Au Optronics Corporation Thin film transistor and manufacturing method thereof including a lightly doped channel
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US7576359B2 (en) * 2005-08-12 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
KR101277606B1 (ko) * 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TW200837956A (en) * 2007-03-14 2008-09-16 Chunghwa Picture Tubes Ltd Thin film transistor
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device

Also Published As

Publication number Publication date
KR101523353B1 (ko) 2015-05-27
US20110163316A1 (en) 2011-07-07
US20090140256A1 (en) 2009-06-04
CN101478004A (zh) 2009-07-08
US8063403B2 (en) 2011-11-22
JP5593025B2 (ja) 2014-09-17
KR20090057892A (ko) 2009-06-08
TWI456769B (zh) 2014-10-11
JP2009158935A (ja) 2009-07-16
CN101478004B (zh) 2012-09-05
US7923730B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
JP5411528B2 (ja) 薄膜トランジスタ及び表示装置
JP5424670B2 (ja) 半導体装置
KR101564232B1 (ko) 박막 트랜지스터 및 표시 장치
JP5537819B2 (ja) 薄膜トランジスタ及び表示装置
JP5572072B2 (ja) 表示装置
US8541785B2 (en) Display device
TW200941723A (en) Semiconductor device
US7858455B2 (en) Method for manufacturing semiconductor device
TW200939482A (en) Thin film transistor and semiconductor device
JP5498711B2 (ja) 薄膜トランジスタ
JP5437661B2 (ja) 半導体装置及び表示装置
JP5538641B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees