TW200828502A - Method for fabricating landing plug contact in semiconductor device - Google Patents

Method for fabricating landing plug contact in semiconductor device Download PDF

Info

Publication number
TW200828502A
TW200828502A TW096124239A TW96124239A TW200828502A TW 200828502 A TW200828502 A TW 200828502A TW 096124239 A TW096124239 A TW 096124239A TW 96124239 A TW96124239 A TW 96124239A TW 200828502 A TW200828502 A TW 200828502A
Authority
TW
Taiwan
Prior art keywords
hard mask
insulating layer
layer
contact
forming
Prior art date
Application number
TW096124239A
Other languages
English (en)
Inventor
Min-Suk Lee
Jae-Young Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200828502A publication Critical patent/TW200828502A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

200828502 九、發明說明: 本發明主張2 00 6年12月27日申請之韓國專利申請案 第1 0-2006-01 34258號,在此倂入全文供參照。 【發明所屬之技術領域】 本發明係關於一種製造半導體元件之方法,且更胃giJ 地,係關於一種製造包含定位栓接觸之半導體元件之方、法。 【先前技術】 定位栓接觸(LPC)技術已被應用於半導體製造製手呈 中’以改善積體尺寸。此定位栓接觸通常於溝型或條型結 構中形成。此條型定位栓接觸係使用在高度整合之〇. 1 6 // m 到60nm等級之半導體元件中。 該條型定位栓接觸通常需要使用接著發生之化學機械 硏磨(CMP)製程執行隔離製程。因此,通常需要於自我對準 接觸(SAC)製程中之閘硬遮罩的厚度會變厚。 針對界定60nm等級半導體元件的該閘硬遮罩之厚度 約2200A或更大。增加該閘硬遮罩之厚度以製造小於60nm 等級的元件。因此,大體上增加縱橫比。由於通常需要具 有高縱橫比之接觸界定能力,故確保穩定的動態隨機存取 記憶體(DRAM)製造製程是困難的。同樣地,因爲形成此接 觸包含執行產生大量聚合物之SAC製程,故此製程甚至由 於蝕刻靶之尺寸的增加而變得更困難。 前述限制也在使用SAC製程而於位元線接觸製程或儲 存節點接觸製程期間發生。 【發明內容】 200828502 本發明之實施例係指出一種製造半導體元件之方法, 其可限制蝕刻靶之尺寸的增加,其中該蝕刻靶可於使用自 我對準接觸製程之接觸形成製程期間,而以其它方式藉由 高縱橫比所引起。 依據本發明之觀點,提供一種製造半導體元件之方 法,包含:形成蝕刻障壁層於半完成之基板上方,其中該 基板包含複數圖案;形成絕緣層於該蝕刻障壁層上方;平 坦化該絕緣層;使部分該平坦化之絕緣層凹入;形成硬遮 罩圖案於該凹入與平坦化之絕緣層上方;蝕刻該凹入之絕 緣層以形成接觸孔;蝕刻形成於接觸孔之底部上方之蝕刻 障壁層;及形成栓接觸於該接觸孔中。 【實施方式】 本發明之實施例係關於一種於半導體元件中製造定位 栓接觸(landing plug contact)之方法。依照本發明之實施 例,於定位栓接觸蝕刻製程期間所需之絕緣層的厚度可被 降低。此減少的厚度容許以縱橫比來減少,導致降低尺寸 的蝕刻靶及防止如沒有開啓之事件等不期望的事件於元件 中發生。 此外,絕緣層之降低尺寸的蝕刻靶減少自我對準接觸 (SAC)蝕刻製程期間閘硬遮罩的損失。因此,閘硬遮罩的高 度可被同時減少,及因此,閜圖案之高度可被降低。 此外,形成如氮氧化矽(Si ON)層與電漿增強四乙基氧 化矽(PETE0S)層之附加絕緣層的製程可被省略。該等層通 常在使用非結晶碳硬遮罩時以圖案化形成。因此,製程可 被簡化。 200828502 第1 A到1 G圖說明依據本發明之第一實施例之製造半 導體元件之方法期間,半導體元件之剖面圖。 參照第1A圖,形成複數個閘圖案於基板1 1上方。此 時’閘圖案係以線型結構形成,每一結構包含閘氧化物層 12、閘電極1 3、及閘硬遮罩14。該閘電極1 3可包含多晶 ΐ夕或多晶矽與鎢構成之堆疊結構。該閘硬遮罩1 4包含氮化 物系層。 形成蝕刻障壁層1 5於該產生之結構上方。該蝕刻障壁 層1 5包含氮化物系層。該餽刻障壁層1 5於使用自我對準 接觸(SAC)蝕刻製程而隨後定位之栓接觸蝕刻製程期間,作 爲蝕刻障壁之作用。因此,使用作爲蝕刻障壁層1 5之氮化 物系層可稱爲’LPC氮化物層’。 硏磨絕緣層(ILD)16係形成於該蝕刻障壁層15上方, 以塡滿閘圖案間的空隙。該硏磨絕緣層1 6係藉由於絕緣層 上執行化學機械硏磨(CMP)製程而形成。此CMP製程係在 閘圖案之上部停止。此製程稱爲’ILD CMP製程’。例如, 該CMP製程在蝕刻障壁層1 5之表面停止。當飩刻障壁層 15被硏磨時,該CMP製程則於閘硬遮罩14上停止。該硏 磨絕緣層1 6包含氧化物系材料。例如,該硏磨絕緣層1 6 包含硼磷矽玻璃(BPS G)、磷矽酸鹽玻璃(PSG)或四乙氧基矽 烷(TEOS)。 參照第1 B圖,部分該硏磨絕緣層1 6係以閘圖案的上 部與側壁部從基板結構突出的方式凹入。凹入該硏磨絕緣 層1 6之鈾刻製程包含執行濕蝕刻製程或乾蝕刻製程。該濕 蝕刻製程係使用稀釋的氟化氫(HF)溶液或緩衝氧化物蝕刻 200828502 劑(B〇E)於原位(in-situ)或離位(ex-situ)執行。該稀釋的HF 溶液包含HF與水(H2〇)。該BOE包含HF與NF4F。由於該 硏磨絕緣層1 6包含氧化物系層,故該乾蝕刻製程使用可蝕 刻氧化物之氣體來執行。例如,該乾蝕刻製程使用包含四 氟化碳(CF〇與氧氣(0〇之氣體。 該硏磨絕緣層1 6之剩蝕部分稱爲剩餘絕緣層1 6 A。該 剩餘絕緣層16A於具有特定高度’ΗΓ之閘圖案間剩餘。該 剩餘絕緣層1 6 A之高度’ Η Γ係大於閘電極1 3與閘硬遮罩14 間的接觸表面的高度。 亦即,該剩餘絕緣層1 6 Α剩餘一厚度,其係大於隨後 執行CMP製程以形成隨後定位栓之後所得到的厚度。此剩 餘絕緣層1 6A以此厚度剩餘,致使執行形成定位栓之CMP 製程後,不會發生相鄰定位栓之間的短路。 於隨後SAC蝕刻製程期間蝕刻之該剩餘絕緣層16A的 蝕刻靶,藉由前述凹入絕緣層1 6之蝕刻製程而減少。因 此,閘硬遮罩1 4之厚度可不必增加。更詳細地說,考量一 般於定位栓接觸形成製程期間發生的閘硬遮罩的損失,閘 硬遮罩係於執行定位栓接觸形成製程前一般以足夠大的厚 度形成。然而,若絕緣層之蝕刻靶減少,則閘硬遮罩之厚 度可不必增加。 參照第1 C圖,形成硬遮罩1 7以塡滿由該剩餘絕緣層 1 6 A於閘圖案間所產生的空隙。該硬遮罩1 7包含於氮化物 與氧化物之間具有足夠選擇性的材料。例如,該硬遮罩1 7 包含非結晶碳或包含砂(Si)之光阻層。當該硬遮罩17包含 非結晶碳層時’可於該非結晶碳層上方形成具有餓刻選擇 200828502 性之氮氧化矽(SiON)層。同樣地,可於該非結晶碳層上方 形成氧化物系層取代該SiON層。此氧化物系層可包含 TE0S 層。 形成硬遮罩1 7以於隨後定位栓接觸蝕刻製程期間使 用。因此,此硬遮罩17可稱爲’LPC硬遮罩’。同時,平面 有機底部抗反射塗布(0BARC)層又可當在硬遮罩17之上部 存在不規則時一致(uniformity)形成。 參照第1D圖,形成光阻層於硬遮罩1 7上方。執行使 用光遮罩之曝光與顯影製程以形成光阻圖案18。光阻圖案 18稱LPC遮罩,且爲用以界定條型或溝型接觸孔之遮罩。 例如,此光阻圖案1 8爲條型接觸遮罩。 使用該光阻圖案1 8執行定位栓接觸蝕刻製程。此定位 栓接觸触刻製程應用如之前所述之SAC蝕刻方法。此定位 栓接觸蝕刻製程包含蝕刻硬遮罩17。此時,硬遮罩17在氮 化物與氧化物間具有足分選擇性蝕刻的情況下被蝕刻。因 此,部分形成於閘圖案間之硬遮罩1 7被蝕刻。 因此,鏡像光阻圖案1 8的形狀之硬遮罩圖案1 7 A可被 形成。部分光阻圖案1 8在蝕刻該硬遮罩1 7時被移除。剩 餘部分光阻圖案18稱爲剩餘光阻圖案18A。 參照第1 E圖,部分剩餘絕緣層1 6 A於閘圖案之間被蝕 刻。由於剩餘絕緣層1 6 A之高度預先藉由執行凹入第1 B 圖中之該絕緣層1 6的蝕刻製程,故蝕刻靶會減少。因此, 移除部分剩餘絕緣層1 6 A變得容易。特別地,如接觸孔之 未開啓事件等不期望的事件不會因爲該剩餘絕緣層1 6 A預 先藉由蝕刻製程於高度上的減少而發生。元件符號1 6B參 200828502 照絕緣圖案16B。 該剩餘光阻圖案1 8 A在飩刻部分剩餘絕 移除。因此,當鈾刻部分剩餘絕緣層1 6 A時 案1 7 A作爲蝕刻障壁層之作用。蝕刻部分剩 係在触刻障壁層1 5上停止。因此,藉由上述 形成接觸孔100。 參照第1F圖,移除該硬遮罩圖案17A。 硬遮罩圖案1 7 A包含具有類似光阻特性之非 ξ) 硬遮罩圖案17Α容易藉由使用氧氣之移除製 飩刻部分蝕刻障壁層1 5以於閘圖案之 板11。因此,將形成具定位栓之接觸孔100 亦即,曝露出部分基板11。同時,使用回蝕 蝕刻障壁層15。元件符號15Α參照剩餘的蝕: 參照第1 G圖,形成傳導層以塡滿閘圖筹 執行回鈾刻製程或CMP製程以形成定位栓接 栓接觸1 9包含多晶矽層。該回蝕刻製程或 ^ 除部分閘硬遮罩14與絕緣圖案16Β。由於已 觸蝕刻製程,故該閘硬遮罩1 4可於回蝕刻| 程期間被移除。在執行回鈾刻製程或CMP製 符號101參照絕緣圖案16B與閘圖案之外 16C、15B及14A分別參照已蝕刻之絕緣圖_ 之障壁層15B及已蝕刻之閘硬遮罩14A。 依照第一實施例,絕緣層之厚度於定位 程期間需要被降低。此減少的厚度允許以縱 故導致降低蝕刻靶及元件中如未開啓事件等 緣層1 6 A時被 ,該硬遮罩圖 餘絕緣層16A 一系列的製程 此時,因爲該 結晶碳,故此 程來移除。 間曝露部分基 的底部表面, 刻製程蝕刻該 刻障壁層15A。 ;之間的空隙。 觸1 9。此定位 C Μ P製程也移 執行定位栓接 契程或CMP製 程之前,元件 形。元件符號 【16C、已蝕刻 栓接觸蝕刻製 橫比來減少, 不期望事件的 -10- 200828502 防止。 此外,絕緣層之已降低之蝕刻靶減少SAC蝕刻製程期 間閘硬遮罩之損失。因此,閘硬遮罩之高度可同時被減少, 且因此,閘圖案之高度可被減少。 第2A到21圖說明依據本發明之第二實施例之製造半 導體元件之方法期間,半導體元件之剖面圖。 參照第2 A圖,複數閘圖案形成於基板2 1上方。此時, 閘圖案以線型結構形成,每一結構包含閘氧化物層22、閘 電極23、及閘硬遮罩24。該閘電極23可包含多晶矽、由 多晶矽與鎢構成之堆疊結構、或其它由多晶矽與矽化鎢構 成之堆疊結構。該閘硬遮罩24包含氮化物系層。該閘硬遮 罩24也稱爲閘硬遮罩氮化物系層。 形成蝕刻障壁層25於該產生之結構上方。該蝕刻障壁 層25包含氮化物系層。該蝕刻障壁層25於使用自我對準 接觸(SAC)蝕刻製程而隨後定位之栓接觸蝕刻製程期間,作 爲蝕刻障壁之作用。因此,使用作爲蝕刻障壁層25之氮化 物系層可稱爲’LPC氮化物層’。 硏磨絕緣層(ILD)26係形成於該飩刻障壁層25上方, 以塡滿閘圖案間的空隙。該硏磨絕緣層26係藉由於絕緣層 上執行化學機械硏磨(CMP)製程而形成。此CMP製程係在 閘圖案之上部停止。此製程稱爲’ILD CMP製程’。例如, 該CMP製程在蝕刻障壁層25之表面停止。當蝕刻障壁層 25被硏磨時,該CMP製程則於閘硬遮罩24上停止。該硏 磨絕緣層2 6包含氧化物系材料。例如,該硏磨絕緣層2 6 包含硼磷矽玻璃(BPS G)、磷矽酸鹽玻璃(PSG)或四乙氧基矽 200828502 烷(TEOS)。該’ ILD CMP製程,於氮化物系層之間,亦即, 該蝕刻障壁層25與閘硬遮罩24,及氧化物系層,亦即硏磨 絕緣層26之間應用具有選擇性之漿料(Slurry),以曝露氮化 物系材料。 參照第2B圖,部分該硏磨絕緣層26係以閘圖案的上 部與側壁部從基板結構突出的方式凹入。凹入該硏磨絕緣 層26之蝕刻製程包含執行濕蝕刻製程或乾蝕刻製程。該濕 蝕刻製程係使用稀釋的氟化氫(HF)溶液或緩衝氧化物蝕刻 (劑(B0E)於原位(in-situ)或離位(ex-situ)執行。該稀釋的HF 溶液包含HF與水(H2〇)。該B0E包含HF與NF4F。同時, 雖然閘圖案在應用濕飩刻製程時可能被損壞,但因爲存在 包含氮化物系層之蝕刻障壁層25,故不會損壞閘圖案。該 氮化物系層於蝕刻氧化物之濕蝕刻製程期間不會被飩刻 掉。由於該硏磨絕緣層26包含氧化物系層,故該乾鈾刻製 程使用可以高選擇性鈾刻氧化物之氣體來執行。例如,該 乾蝕刻製程使用包含四氟化碳(CF〇與氧氣(0〇之氣體。 t . 該硏磨絕緣層26之剩蝕部分稱爲剩餘絕緣層26A。該 剩餘絕緣層26A於具有特定高度’H2’之閘圖案間剩餘。該 剩餘絕緣層26A之高度’H2’係大於閘電極23與閘硬遮罩24 間的接觸表面的高度。 亦即,該剩餘絕緣層26A剩餘一厚度,其係大於隨後 執行CMP製程以形成隨後定位栓之後所得到的厚度。此剩 餘絕緣層26A以此厚度剩餘,致使執行形成定位栓之CMP 製程後,不會發生相鄰定位栓之間的短路。 於隨後SAC蝕刻製程期間蝕刻該剩餘絕緣層26A的蝕 -12- 200828502 刻靶,藉由前述凹入硏磨絕緣層26之蝕刻製程而減少。因 此,閘硬遮罩24之厚度可不必增加。更詳細地說,考量一 般於定位栓接觸形成製程期間發生的閘硬遮罩的損失,閘 硬遮罩係於執行定位栓接觸形成製程前一般以足夠大的厚 度形成。因此,通常發生厚度增加。然而,若絕緣層之蝕 刻靶減少,則閘硬遮罩之厚度可不必增加。 參照第2C圖,形成第一硬遮罩27A以塡滿由該剩餘絕 緣層26A於閘圖案間所產生的空隙。此時,該第一硬遮罩 27A包含於包含氮化物系層之閘硬遮罩24與蝕刻障壁層25 及包含氧化物系層之剩餘絕緣層26A之間,具有足夠選擇 性的材料。例如,該第一硬遮罩2 7 A包含非結晶碳或於碳 上旋轉(SO C)。該第一硬遮罩27A包含含碳之材料。因此, 第一硬遮罩27A於氧化物與氮化物之間得到充分的選擇性 並因而可作爲硬遮罩之作用。 第二硬遮罩27B係形成於該第一硬遮罩27A上方。此 第二硬遮罩27 B包含含有矽(Si)之有機物質。例如,該第二 硬遮罩27B包含含有矽之光阻層。此包含矽之光阻層作爲 抗反射塗布層與硬遮罩之作用。同樣地,不同於一般光阻 層,由於包含矽,故可能會得到選擇性上升效應。 該包含矽之光阻層具有充分程度的流體特性。因此, 包含矽之光阻層可減輕產生於第一硬遮罩27A上之表面不 規則性,其中該第一硬遮罩27A係形成於第二硬遮罩27 B 下。此時,該第二硬遮罩27B係形成從約200A到約1 500A 範圍內之厚度,致使由第一硬遮罩27A之表面外形產生之 高度差可被降低。因此,當形成包含非結晶碳之第一硬遮 200828502 罩27A時一般需要SiON或TEOS層,而當形成包含含有矽 之光阻層的第二硬遮罩27B時,則不需要Si ON或TE0S層。 因此,可簡化製程。 用以作爲第二硬遮罩27B之包含矽之光阻層可使用一 般微影製程之軌道(track)設備形成。因此,可共同執行隨 後之有機底部抗反射塗布(0BARC)層形成製程與遮罩製 程。 因此,由第一硬遮罩27 A與第二硬遮罩27 B構成之硬 / 遮罩200得到沒有不規則表面之平坦化表面。此硬遮罩200 作爲隨後定位栓接觸蝕刻製程期間之硬遮罩。因此,該硬 遮罩200可稱爲’LPC硬遮罩’。 參照第2D圖,形成光阻層於硬遮罩200上方。執行使 用光遮罩之曝光與顯影製程以形成光阻圖案28。光阻圖案 28稱爲定位栓接觸遮罩。由於硬遮罩200之表面被平坦 化,故形成光阻圖案28之曝光製程的執行是容易的。同 時,當硬遮罩200上存在表面不規則時,於形成光阻圖案 / 2 8以前,0 B A R C層可更進一步針對一致性(u n i f 〇 r m i t y)應 參照第2E與2F圖,使用光阻圖案28蝕刻硬遮罩200。 此時,於氮化物與氧化物之間具有充分選擇性之特定情況 下蝕刻硬遮罩200,致使於閘圖案之間形成之部分硬遮罩 200被蝕刻。因此,形成鏡像光阻圖案28之形狀的硬遮罩 圖案200B(第2F圖)。 更詳細地說,部分光阻圖案28在蝕刻硬遮罩200之第 二硬遮罩27B時被移除。元件符號28A、27B1、及200A分 -14- 200828502 別參照剩餘光阻圖案28A、蝕刻第二硬遮罩27B1、及蝕刻 硬遮罩200A。該剩餘光阻圖案28A在第一硬遮罩27A被蝕 刻時移除。同樣地,部分已蝕刻之第二硬遮罩27B 1在蝕刻 第一硬遮罩27A時被移除。元件符號27B2與27A1分別參 照剩餘第二硬遮罩27B2及剩餘第一硬遮罩27A1。 參照第2G圖,在形成硬遮罩圖案200B之後藉由蝕刻 硬遮罩200而蝕刻該剩餘絕緣層26A。亦即,蝕刻閘圖案 之間形成之部分剩餘絕緣層26A。由於剩餘絕緣層26A之 ( 高度預先藉由執行使第2B圖中之絕緣層26凹入之蝕刻製 程而降低,故蝕刻靶可變得較小的。因此,移除剩餘絕緣 層26A變得容易的。特別地,由於該剩餘絕緣層26A預先 藉由飩刻製程而減少高度,故不會發生如接觸孔之未開啓 事件等不期望的事件。元件符號26B係參照絕緣圖案26B。 即使剩餘第二硬遮罩27B2於蝕刻剩餘絕緣層26A時被 移除,但該剩餘第一硬遮罩27A1可作爲蝕刻障壁層之作 用。虛線代表剩餘第二硬遮罩27 B2之移除。剩餘絕緣層 (: 26A之蝕刻在蝕刻障壁層25上停止。因此,接觸孔201藉 由前述一系列製程而形成。 參照第2H圖,移除該硬遮罩圖案2 00B之剩餘部分。 例如,移除剩餘第一硬遮罩27A 1。此時,因爲該剩餘第一 硬遮罩圖案27 A 1包含具有類似光阻特性之非結晶碳,故此 剩餘第一硬遮罩圖案27A1容易藉由使用氧氣之移除製程 來移除。即使剩餘該剩餘第二硬遮罩27 B2,因爲此剩餘第 二硬遮罩27 B2包含光阻,故該剩餘第二硬遮罩27B2容易 藉由氧氣移除。 -15- 200828502 選擇性鈾刻蝕刻障壁層25以於閘圖案之間曝露部分 基板21。因此,將形成具有定位栓之接觸孔201之底部 表面,亦即,曝露部分基板21。同時,使用回蝕刻製程 蝕刻該蝕刻障壁層25。元件符號25A參照剩餘鈾刻障壁 層 25A。 參照第21圖,形成傳導層以塡滿閘圖案間的空隙。執 行回蝕刻製程或CMP製程以形成定位栓接觸29。此定位栓 接觸29包含多晶矽層。該回蝕刻製程或CMP製程也移除 f ^ 部分閘硬遮罩24與絕緣圖案26B。由於已執行定位栓接觸 蝕刻製程,故該閘硬遮罩24可於回蝕刻製程或CMP製程 期間移除。在執行回蝕刻製程或CMP製程前,元件符號202 參照絕緣圖案 26B與閘圖案之外形。元件符號26C、25B 及24A分別參照已蝕刻之絕緣圖案26C、已蝕刻之蝕刻障 壁層25B及已蝕刻之閘硬遮罩24A。 依照第二實施例,絕緣層之厚度於定位栓接觸蝕刻製 程期間需要被降低。此減少的厚度允許以縱橫比來減少, ^ 故導致降低蝕刻靶及元件中如未開啓事件等不期望事件的 防止。 此外,絕緣層之已降低之蝕刻靶減少SAC蝕刻製程期 間閘硬遮罩之損失。因此,閘硬遮罩之高度可同時被減少, 且因此,閘圖案之高度可被減少。 然而,第二實施例省略如SiON層與電漿增強四乙基氧 化矽(PETE0S)層之附加絕緣層的形成製程,不像第一實施 例所需之形成附加絕緣層的形成製程。該等層通常在使用 非結晶碳硬遮罩時以圖案化形成。因此’製程可被簡化。 -16 - 200828502 同樣地,第二實施例使用包含具有充分程度之流體特性的 矽之光阻層作爲第二硬遮罩。因此,形成硬遮罩結構,其 可緩和由使絕緣層凹入之蝕刻製程所產生之表面不規則。 同時,在第一實施例中,具有足夠步驟覆蓋特性之非 結晶碳係用以作爲硬遮罩,以鏡像由凹入絕緣層所產生的 高度差異。因此,執行隨後微影製程是困難的。然而,在 第二實施例中,該第二硬遮罩具有充分程度之流體特性附 加應用以緩和由凹入絕緣層所產生的高度差異。 r 本發明之實施例可應用至位元線接觸或儲存節點接觸 製程,其爲習知之類似於該定位栓接觸之製程。 雖然本發明已針對特定實施例說明,但所屬技術領域 中具有通常知識者將可清楚知道,本發明之各種改變與修 改仍不脫離如下述申請專利範圍中所界定之精神與範圍。 【圖式簡單說明】 第1 A到1 G圖說明依據本發明之第一實施例之製造半 導體元件之方法之剖面圖; / , 第2A到21圖說明依據本發明之第二實施例之製造半 導體元件之方法之剖面圖。 【主要元件符號說明】 1卜 21 基 板 12、 22 閘 氧 化 物 層 13 ' 23 閘 電 極 14、 24 閘 硬 遮 罩 14A 、24A 已 蝕 刻 閘 硬遮罩 15、 25 蝕 刻 障 壁 層 -17- 200828502 15A、 25 A 剩 餘 蝕 刻 15B、 25B 已 蝕 刻 之 16、26 硏 磨 絕 緣 16A、 26A 剩 餘 絕 緣 16B、 26B 絕 緣 圖 案 16C、 26C 蝕 刻 絕 緣 17 、 200 硬 遮 罩 17A、 200B 硬 遮 罩 圖 18、28 光 阻 圖 案 18A、 28A 剩 餘 光 阻 19、29 定 位 栓 接 27A 第 一 硬 遮 27A1 剩 餘 第 一 27B 第 一 硬 遮 100 接 觸 孔 101、 202 絕 緣 圖 案 27B 1 已 蝕 刻 第 27B2 剩 餘 第 二 200A 已 鈾 刻 硬 200B 硬 遮 罩 圖 201 接 觸 孔 障壁層 倉虫刻障壁層 層 層 圖案 案 圖案 觸 罩 硬遮罩 罩 與閘圖案之外形 二硬遮罩 硬遮罩 遮罩 案 -18-

Claims (1)

  1. 200828502 十、申請專利範圍: 1. 一種製造半導體元件之方法,包含: 形成蝕刻障壁層於包含複數圖案之半完成基板上方; 形成絕緣層於該蝕刻障壁層上方; 平坦化該絕緣層; 使部分該平坦化之絕緣層凹入; 形成硬遮罩圖案於該凹入與平坦化之絕緣層上方; 鈾刻該凹入絕緣層以形成接觸孔; ^, 鈾刻形成於該接觸孔之底部上方之蝕刻障壁層;及 形成栓接觸於接觸孔中。 2 ·如申請專利範圍第1項之方法,其中該硬遮罩圖案包含 具流體特性之材料,且其中蝕刻該凹入絕緣層以形成該 接觸孔包含使用自我對準接觸(SAC)蝕刻製程。 3 ·如申請專利範圍第1項之方法,其中.形成該硬遮罩圖案 包含z 形成第一硬遮罩於該凹入與平坦化之絕緣層上方; , 形成第二硬遮罩於該第一硬遮罩上方,該第二硬遮罩具 i / 有流體特性; 形成光阻圖案於該第二硬遮罩上方; 蝕刻該第二硬遮罩;及 倉虫刻該第一硬遮罩。 4 ·如申請專利範圍第3項之方法,其中該第一硬遮罩包含 對該絕緣層具有選擇性之材料,及該第二硬遮罩包含含 矽之有機物質。 5·如申請專利範圍第4項之方法,其中該第一硬遮罩包含 -19- 200828502 非結晶碳或於碳上旋轉。 6·如申請專利範圍第4項之方法,其中該第二硬遮罩包含 含矽之光阻層。 7 ·如申請專利範圍第6項之方法,其中該第二硬遮罩係形 成從約200A到約1 500A範圍的厚度。 8 ·如申請專利範圍第1項之方法,其中該凹入絕緣層具有 大於閘極與閘硬遮罩之間之接觸表面之高度的高度。 9 ·如申請專利範圍第1項之方法,其中當形成栓接觸時, f) 該凹入絕緣層具有大於剩餘絕緣層之高度的高度。 1 〇 ·如申請專利範圍第1項之方法,其中凹入部分該平坦化 絕緣層包含執行濕蝕刻或乾飩刻製程。 1 1 ·如申請專利範圍第1項之方法,其中又包含,在蝕刻形 成於該接觸孔之底部上方之蝕刻障壁層之前,於形成接 觸孔之後移除剩餘硬遮罩圖案。 1 2 ·如申請專利範圍第1項之方法,其中形成該栓接觸包含: 於充塡在該接觸孔中的基板結構上方形成傳導層;及 ^ 移除部分傳導層以形成互相隔離之多數定位栓接觸。 1 3 ·如申請專利範圍第1 2項之方法,其中該傳導層包含多 晶石夕。 1 4 ·如申請專利範圍第1 2項之方法,其中移除部分傳導層 包含執行回蝕刻製程或化學機械硏磨(CMP)製程。 1 5 ·如申請專利範圍第1 2項之方法,其中該栓接觸係從由 定位栓接觸、位元線接觸、及儲存節點接觸所組成之群 組中選出。 1 6 ·如申請專利範圍第1項之方法,其中該蝕刻障壁層包含 -20- 200828502 氮化系層,該絕緣層包含氧化系層,及該等圖案包含含 有閘硬遮罩氮化系層之閘圖案。 1 7 .如申請專利範圍第1 6項之方法,其中凹入部分平坦化 絕緣層包含使用稀釋的氟化氫(HF)溶液或緩衝氧化蝕刻 劑(BOE)於原位或離位凹入該部分平坦化層。 -21-
TW096124239A 2006-12-27 2007-07-04 Method for fabricating landing plug contact in semiconductor device TW200828502A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134258A KR100832016B1 (ko) 2006-12-27 2006-12-27 랜딩플러그콘택을 구비한 반도체소자의 제조 방법

Publications (1)

Publication Number Publication Date
TW200828502A true TW200828502A (en) 2008-07-01

Family

ID=39584614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096124239A TW200828502A (en) 2006-12-27 2007-07-04 Method for fabricating landing plug contact in semiconductor device

Country Status (5)

Country Link
US (1) US20080160759A1 (zh)
JP (1) JP2008166750A (zh)
KR (1) KR100832016B1 (zh)
CN (1) CN101211823A (zh)
TW (1) TW200828502A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563702B2 (en) * 2006-04-28 2009-07-21 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR101185988B1 (ko) * 2009-12-30 2012-09-25 에스케이하이닉스 주식회사 반도체 메모리소자의 랜딩플러그컨택 형성방법
JP6349852B2 (ja) * 2014-03-27 2018-07-04 日立化成株式会社 研磨剤、研磨剤用貯蔵液及び研磨方法
US10600687B2 (en) * 2017-04-19 2020-03-24 Tokyo Electron Limited Process integration techniques using a carbon layer to form self-aligned structures
US11404317B2 (en) * 2019-09-24 2022-08-02 International Business Machines Corporation Method for fabricating a semiconductor device including self-aligned top via formation at line ends

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891303A (en) * 1988-05-26 1990-01-02 Texas Instruments Incorporated Trilayer microlithographic process using a silicon-based resist as the middle layer
EP0893825A1 (en) * 1997-07-23 1999-01-27 STMicroelectronics S.r.l. Planarization method with a multilayer for integrated semiconductor electronic devices
KR100317327B1 (ko) * 1999-03-13 2001-12-22 김영환 반도체 소자의 제조방법
KR20030096660A (ko) 2002-06-17 2003-12-31 주식회사 하이닉스반도체 반도체소자 제조방법
KR100495909B1 (ko) * 2002-12-30 2005-06-17 주식회사 하이닉스반도체 하드마스크의 경사 프로파일을 방지할 수 있는 ArF노광원을 이용한 반도체소자 제조 방법
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
KR100670706B1 (ko) * 2004-06-08 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR100611776B1 (ko) * 2004-10-06 2006-08-10 주식회사 하이닉스반도체 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR100832016B1 (ko) 2008-05-26
JP2008166750A (ja) 2008-07-17
CN101211823A (zh) 2008-07-02
US20080160759A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR101087880B1 (ko) 반도체 소자의 제조방법
TW200828502A (en) Method for fabricating landing plug contact in semiconductor device
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
US20080081463A1 (en) Method for fabricating storage node contact in semiconductor device
TWI252535B (en) Method for forming contact plug of semiconductor device
KR20060029006A (ko) 반도체 소자 제조 방법
KR100597594B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR20070056672A (ko) 반도체 소자의 층간 절연막 패턴 형성 방법
KR100807114B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR100876759B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR101103809B1 (ko) 반도체 소자의 제조 방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100723769B1 (ko) 플래쉬 메모리소자의 제조방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR20010058980A (ko) 반도체 소자의 캐패시터 제조 방법
KR101046755B1 (ko) 반도체 소자의 랜딩 플러그 제조 방법
KR100923763B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR101139463B1 (ko) 반도체 소자의 제조 방법
KR20090067508A (ko) 반도체 소자의 미세패턴 형성방법
KR20110075206A (ko) 반도체 소자 및 그의 형성 방법
KR20090044406A (ko) 반도체소자의 랜딩플러그 형성방법
KR20060002182A (ko) 반도체소자의 형성방법
KR20070073441A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR20050067476A (ko) 캐패시터의 제조 방법