TW200807885A - Switchable phase locked loop and method for the operation of a switchable phase locked loop - Google Patents

Description

200807885 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種鎖相迴路，其具有一用於產生該鎖 相迴路的-輸出訊號的可控振盪器並且具有一用於在作為 該鎖相迴路之輸入—時脈訊號的第一時脈訊號與第二時脈訊 號之間進行切換的切換裝置―。 ---------------- —— 又，本發明還關於一種鎖相迴路之操作方法，其中， 一可控振盪器係產生該鎖相迴路的—輪出訊號，並且可在 作為該鎖相迴路的輸人時脈訊號的第_時脈訊號與第二時 脈訊遽之間進行切換。 【先前技術】 舉例來說’從美國專利案說明書帛6,741，1〇9號中便 可獲知此類型的鎖相迴路(在下文中亦簡稱為「pll」）以及 PLL之細作方法。

又〜兄’ 一 PLL係用於藉由回授來讓-可控的振盪 时（其係產生一具有一輸出頻率的輸出訊號）與一具有一輸 入頻率的輸入時脈訊號進行同步。為達此目的，該pll包 括-相位偵測器或相位比較器，於其輸入處係出現該輸入 時脈訊號與該PLL輸出訊號。—代表此等兩個訊號間之相 位差的訊號通常會透過_ Φ軏 、 動或被動、數位或類比濾波器 (迴路濾波器）而被用來控制該振盪器。 PLL切換電路具有各種應用領域。舉例來說，PLL可 用於從數位訊號序列中進行時脈還原或用於進彳鹽解調 變。於通信標準中（例如「s咖τ」或「咖」），當傳送 200807885 與接收資料時，#兩I士 便而要％脈產生電路來產生時脈訊號。 此類型的電路中， DT T + 一夕中一 PLL電路可能會產生用於一通信系統 之的或夕個輸出時脈訊號（舉例來說，從一作為泉考 輸入時脈訊號之中夹塞吐、^ ^ • 士 τ ;產生）。此處，該PLL·輸出訊號與— 輸τ脈Λ ί虎的同^步未必表示此兩個訊號的頻率相等。相 反地，利用本身已為λ熟知的方式，藉由在該PLL電路的 輸入及/或輸出處及/或回授路徑之中設置除頻器配置，便 可提供任意的頻率比例。 如同則面所述的美國專利說明書第6,741，109號，本 發明士依循的事實係’在此類型的pLL中可在作為該似輪 入時^訊號的第一時脈訊號與第二時脈訊號之間進行切 換Y當然，亦可使用兩個以上的時脈訊號作為該PLL·的輸 寸脈Λ唬。相反地，基本上僅會從數個時脈訊號之中選 出一個時脈訊號並且實際用來產生該PL]L輸出訊號。提供 數個a守脈可能相當有利，尤其是當要在一通信系統之中產 生几餘丨生日才會特別有利。舉例來說，倘若該等時脈訊號之 中作為苓考的時脈r遺失」的話，那麼在該時脈產生電路 的PLL電路之中便可能會切換至另一時脈訊號作為該 之輸入時脈訊號。尤其是對在用於時脈生成或時脈選原的 通仏系統之中使用PLL來說，便可能會希望在該pll輸出 Λ 5虎之中不會因此種切換程序而出現任何嚴重的相位變化 (相位中辦（phase hit))。不過，倘若該等第一時脈訊號與第 一時脈訊號在該切換之前便具有不同相位的話，則可能會 出現此相位變化。 200807885 〃中種避免因切換程序而產生驟然的相位變化的已 知可此方式便係選擇非常小的PLL頻寬（迴路增益）（舉例來 說，在上面所述的通信系統中，其大小等級為數個Hzj。 匕^况中即使该等要進行切換的時脈訊號在進行切換 之雨便具有比較大的相位差，該PLL輸出訊號的相位仍僅 會非常緩慢地改變。因此，在上面所述㈣信系統中便不 會出現任何資料傳輸錯誤。不過，明確地說，此種解決方 • 2卻包含下面兩項缺點：其中一項缺點係，很難在一積體 電，配置中達成特別小的PLL頻寬；另一項缺點係，小以 頻見同時會使得該PLL具有較小的捕捉範圍。舉例來說， 對為數個Hz的PLL頻寬來說，PLL捕捉範圍可能會小 於 Ippm。 為避免因切換程序而在PLL輸出訊號中出現相位變化 亚且為保證進行「無中斷切換（hitless switching)」，上面 所述的吳國專利說明書第6,741，109號便提出針對目前並 φ 未用來產生該輸出訊號的時脈訊號，確定該時脈訊號相對 於從該PLL輸出訊號中所導出的一回授訊號的相位差並且 儲存之。當要切換至此時脈訊號時，便在合宜點將所儲存 的相位差引入該PLL之中，以便補償該相位差。此種解決 方式的問題在於實際上可達成的補償精確性以及為進行補 償所需付出電路代價。 即使不管上述問題，倘若該等要進行切換的時脈訊號 勺’y員率彼此差異甚大的話，該已知解決方式仍會出現問 題。於此頻率差異的情況中，會希望在發生切換時，該振 200807885 盪：的振盪頻率係相應地「立刻」或驟然地改變。不過， ^觀不相位差」為主的該已知解決方式卻無法達成此目 的因為出現在特定時間點的兩個訊號間的相位差有關的 貝汛亚不具有和可能出現在該些訊號之間的頻率差有關的 任何有用數值。當在彼此頻率不同的兩個時脈訊號之間進 行切換時，該PLL輸出訊號最終將會調整目前所使用的時 脈Λ唬的頻率’而此調整卻需花費多少有些冗長的時間， 沒並無法適用於眾多應用領域之中。 【發明内容】 、本务明的目的係改良一開始所述類型的鎖相迴路及方 俾使4 PLL輸出訊號能夠快速地跟隨因該切換而在所 使用的時脈訊號之中所導致的任何頻率變化。 根據本發明的鎖相迴路的特徵為在針對該等兩個時脈 =的每個情況中提供—相則貞測器，其可在不同的操作 ==進行切換’其中’目前正在使用的時脈訊號的相 位伯測益係進入第一据你握 ., '、祆式，而目前未被使用的時脈訊 號的相位偵測器則會進入第二操作模式，且其中，位 刼作杈式中的每一個相位偵測器均會判斷—介於 ==該輸出訊號之間的相位差，並且會利用該輸 出讯號來控制該振盪器，且在第二操作模式中， 與儲存並且持續地更新介於目前 ’、 輪屮1 + Μ 被使用的日守脈訊號與該 輪出m間的頻率差並且在切換至此 時脈訊號之後用來控制該振盪器。 、> 使用的 根據本發明的操作程序的特徵為，針對目前用來產生 10 200807885 »亥輸出λ號的挎脈訊號，一介於此時脈訊號與該輸出訊號 ^間的相位差係被判斷並且用來控制該振盪器；而針對目 則亚^用來產生該輸出訊號的時脈訊號則會判斷與儲存並 且持績地更新其相對於該輸出訊號的頻率差並且在切換至 ——此在專:並未使用的i脈則 利用本發明可更佳地處迴^ 有關的頻率變化並且從而可改良PLL輸出訊號的品質。藉 參由矛在該切換之月“更已經判斷、儲存並且持續地更新的頻 >率差有關的資tfl ’便可在進行該切換時立刻相應地調整在 j PLL中所使用的振盪器的振盪頻率。有利的係，利用非 常低廉的電路系統費用便可達成此目的。 再者’於本發明的一較佳實施例中，存在於可作為該 輸入時脈訊號的該等複數個時脈訊號之間的任何相位差均 可在進行該切換之前先被調適或補償，因而還能夠避免因 換而在PLL輸出訊號之中出現非所要的相位變化。顯 _而易見地，根據本發明，將切換之前便存在的頻率差考慮 進去’便傾向於會改良此種「無中斷切換」措施的精確二 與品質。換言之，根據本發明的頻率調適係降低「無中斷 :換」的相位調適的需求，且使用根據本發明的頻率調適 遷會改良預設相位調適的效能。 本I明的進一步優點在於，後者對pLL頻寬並沒有任 何特料求，也就是，非常低的PLL頻寬以及非常高的似 頻寬皆適用。 在本發明的一實施例中假設該相位偵測器具有一積分 11 200807885 .益’相依於目前未錢料時脈訊號與該pll輸出訊號 之間的相位差的訊號係在該相位偵測器的第二操作模式被 輸入至該積分器之中，以便在其輸出處提供一代表該頻率 差》的 "5^。 別簡單的方式來達成判斷、胃# ' 率差的訊號的目的。 存亚且持㈣更新代表該頻 在此發展中可能合概& # ^ •可以-相位比㈣置二：：輸入至該積分器之中的訊號 俜比m“ 輸出訊號來提供，該相位比較裝置 係比#…未被使用的時脈訊號的相位 . 相位偏移調整的形式，”、’n!過 較裝置的輸出訊號來進㈣整该相位偏移係依據該相位比 ::來說，該積分器可能係一回授濾波器的， ㈣波器係被排列在-從該相位比較參置的於屮 相位偏移裝置的輪入的回授路徑 =的輪出至該 在進行相位比較之前先進行相k偏移。=讓該輸出訊號 在每-個相位侦測器之中設置4 :種意義上，可 獨被啟動的「内部鎖相迴 料:呆作模式中單 分器的輸出處被積分與使用，作為號係在該積 在本發明的一告& /丄 μ』率差的訊號。 介於該目前被使用的時會在第一操作模式中提供 調整的形式之間的相位差^ =輸=訊镜經過相位偏移 斷的相位差，且Α中— 〃、母一個相位偵測器所判 模式中調整此相位、偏移母一個相位债測器均會在第二操作 12 200807885 藉由此措施，便可達到一開始所提及的「無中斷切換 的，的並且可針對眾多應用領域來進—步改良該輸出 訊號的品質。利用本發明的發展，還會在進行切換之前來 調適與補償在進行該切換時出現在該等可使用時脈訊號之 間的任何相位差。 舉例來說，本發明可假設該PLL輸ώ訊號係以數個相 位來提供’並且藉由該些相位之間的可調整内插來產生該 輸出訊號的相位偏移形式。舉例來說，利用根據本發明的 似，藉由將該振盪器設計成提供具有數個相位的輸出訊 號給該相位偵測器、便可達成此㈣，其中，該相位偵測器 7可調整的相位内插器，用以在該些相位之間進行内 插’亚且用以提供一經過内插調整的訊號，以及 …相位比n置，用以比較該時脈訊號的相位與該内 。番π琥的相位’並且用以提供—代表該相位差的相位债測

，又回到根據本發明的判斷、儲存並且持續地更新多 ，差’在上面已經解釋過，可使用該相位偵測器的—^ U =坦路」來用於此目#，該内部鎖相迴路僅在該相七 偵測器的第二择 乍才堇4 士 〇 ” 、式中才^有作用。此内部鎖相迴路5 換有利達成於上面所解釋的相位調適（針對「無中斷卡 繁一)如本例，相位調適同樣係僅在該相位偵測器6 =㈣模式中才會施行。因此，便可使用—目前未心 、<偵測為的同-個内部鎖相迴路在該第二操作模5 13 200807885 Μ 專遞-代表該頻率差的訊號以及一代表該相位差的訊 號二在此概念的-較佳發展中假設該頻率差訊號係在一積 分器的輸出處被拾取，該積分器則係所關注的回授滤波器 的一組件。舉例來說，-「比例路徑（㈣p(miGnai _)」 可被設置—成平行於該濾波器的一「積分路徑（integral path) j 〇 ---------------------- ，就在將該PLL切換至先前未被使用的時脈訊號期間考 _ 里已儲存並且持續地更新的頻率差訊號來說，在一較佳實 施例中係假設此頻率差訊號係透過一疊加元件（舉例來說: 加法器）被饋送至該振盈器的—控制輸入，於該處，該頻率 差Λ號係：g：加5亥相位偵測器輸出訊號。該相位偵測器輸出 訊號係PLL的「習知振盤控制訊號」，並且舉例來說，可 透過白知的PLL濾波器（迴路濾波器），藉由一切換裝置 (其係被設計成一多工器裝置並且會被連接至所有的相位偵 測态）被傳遞至该振盪器（舉例來說，DC〇或vc〇)。上面 • 所提及的疊加元件可被設置在該訊號路徑之中位於一 PLL 濾波态的珂面或後面。舉例來說，上面所提及的「習知的 pLL濾波态」可能係由一比例路徑與一積分路徑所組成的 平仃配置所構成的，源自此兩條路徑的訊號便係被疊加在 一起（舉例來說，藉由一加法器）。 【實施方式】 圖1所不的係一具有一 PLL(鎖相迴路）12的PLL電路 10 〇 PLL 12包括一數位可控振盪器dco，用於產生一輸 200807885 出訊號CKout，·或I用紫v $丄，以 用於產生此輸出訊號之具有兩個相位 CK—0與CK—90的雙相形式。該等兩個訊號CK_〇、CK_90 <匕八有90的固疋相位差並且相對於輸出訊號各 二有口定相位差於最簡單的情況中，訊號係與該 等訊號CK—0與CK_90的其中一者相同。 、^ ^ ^ ^ ^ ^ H , PLL ^ ^ ^ CK〇ut 係- 被，达至數個輸出除頻器14_1 i 14_4，於每—者之卜 據-預設的除頻比例來對該輸出訊號 進行除頻運算，並W其輸出至輸纽16]至16_4，於 母…者之中’ δ亥等輸出級係將該訊號轉換成-差動輸出時 脈訊號 CKoutl 至 CKout4。 ，於輸入側處’數個差動時脈訊號CKini至cKin3係被 饋l至电路10,於每一者之中，該等訊號係先被三個輸入 2叫至18_3轉換成一非差動式代表符並且會透過三個 輸入除頻器20-1至20·3被輸入至ριχ 12之中。 藝士圖所不，圖中係對於每一個時脈訊號至 cKin3(在下文中亦稱為「輸人訊號cKin」）分別提供 位偵測器PD1、PD2、或PD3。 該些相位偵測器PD1至PD3中的每一者（在下文 稱為「相位偵測器PD」）均能夠在一特定的操作模式、 ^作模式）來判斷介於所關注的時脈訊號CKin(或是由除 出MV I2、《MG所產生的經過除頻的形式）與輪 出=说C：Kout的經過相位偏移調整形式之間的相位差，、 且提供該相位差來控制該數位受控振靈器並 匈運此目 15 200807885 的，該等相位谓測器PD的輪出你被 換梦番 9 々 夕工裔或切 、衣置22，该夕工器或切換裝 該等相位❹]器roi”D3所輸出的=叶成用以在由 擇JL巾I、， ^ 〗出的二個輸出訊號之中選 擇、中-者亚且將其輸出至一 PLL據波器24 —……的實施例範例中，位於其第-摔作模义… 測5Γ p n H i-----------------------------知作模式中的母—個相位偵 J态PD均會產生一相位偵 輪屮斗节m 。輸出甙唬’用於以數位的 _ “目位差’其係經過本實施例範例中以數位方 ·=:十的PLL滤波器24過遽並且會透過-加法… :振盪為DCO的一控制輸入處。再者，位於豆第一 知作模式中的每一個相位偵測器pD豸會輸出一在;文中 I皮稱為積分器輸出訊號INT_GUT的訊號，該訊號係在該 目立偵測①處於「第二操作模式」(下文還會作進—步說明） 之:的週期期間以下文所述的方式在該相則貞測器之中被 匐，、儲存並且持續地更新。訊號ΙΝΤ—〇υτ以及相㈣ 測:輸出訊號（在下文中亦稱為pD—〇UT)均會被饋送至加 鲁法益25，以便以相加性的方式來疊加該些訊號。由該Dc〇 斤輸出的PLL輸出訊號CK〇ut的頻率係受控於由加法器a 所輪出的該訊號。 ^ 切換裝置22係被連接至所有的相位偵測器pD丨、pD2、 x及PD3，並且會相依於切換狀態來將該些相位偵測器中 特定相位偵测器所輸出的訊號轉送至數位濾波器24 與加法器25。 因此’藉由切換裝置22便可以在作為該PLL之輸入 捋脈汛號的該等三個時脈訊號CKinl至cKin3之間進行切 200807885 換。此類型的每一次切換均係由一訊號獲取裝置26來發 動，如圖所示，該訊號獲取裝置26係在輸入側處接收時 脈訊號CKinl至CKin3，並且會在輸出侧處被連接至切換 1置22。裝置26係偵測該等時脈訊號cKin的品質並且依 據此獲取來決定要使用那-個時脈訊號作為該PLL輸入時 脈訊號，或者倘若目前正在使用的時脈訊號變得不能使用 時來決定要切換至哪-個其它輪人時脈訊號。後者情形還 會藉由-訊號LOS'來與-同樣包括圖中所示之pLL切換 電路1〇的積體電路配置的其它電路部份(圖中並未顯示)進 行通信。 圖2所示的係該等三個相位偵測器pD1、pD2及 的(相同)結構。由於該等三個相位偵測器的相同結構的關 係將僅配合圖2來針對其中一個相位谓測器pD來說明 此結構。在圖丨中所示的切換電路1()中，下文針對相位

债測器PD所述的所有組件與訊號係分別出現在每一個相 位偵測器PD1至PD3中。 上面所述的相位谓測器PD的第一操作模式的主要組 件係一可調整的相位内插器30與-取樣器Ή 32。PLL 輸出訊號CK〇ut的兩個「正交訊號」ck—〇與ck 9〇係被 =入至該純内插器3〇之中。對應於下文所述的内插調 '’内插益3〇係產生-經過内插調整的訊號CK<1.8>， =訊號係㈣送至該取樣器裝置32作為輪人訊號。在圖. 所7^貫施例範例中，相位内插器30係在DC0(其係在 約2.5GHz的頻率處進行振盈）的兩個正弦正交時脈訊號 17 200807885 CK—0、CK一90之間進行内插。訊號代表符CK<1:8>係由八 個訊號分量所組成並且代表「PLL輸出訊號cKout的相位 偏移形式」（根據内插調整）。取樣器裝置32的功能係充當 一相位比較器並且會比較輸出訊號CKcmt(其係以正交訊號 为里CK一0與CK一90被饋送至該相位偵測器pD)的相位偏 移形式CK<1:8>與一相位偵測器輸入訊號pD—IN的相位。 在經過此比較之後，取樣器裝置32便會輸出一數位訊號 代表符PD_〇UT<9:0>，該數位訊號代表符pD_〇UT<9:〇> 係在相位债測器PD的第一操作模式中透過一相位偵測器 切換，置34被饋送至與PLL切換裝置22(圖^相連的相位 债測益輸出。圖2中所示的相位偵測器輸人訊號pD」N是 由圖1中所示的輸出除頻器2〇-m3所輸出的訊號的 其中一者。 再度回到圖1，舉例來說，下文假設在由訊號獲取裝 置始且自PLL切換裝置22施行之後，時脈CKinl係 在目可用來料PLL 12的輸人時脈訊號，並且 ==換至時脈訊一。於此情況中，相㈣測 ㈣ά於其第—操作模式中，上面已經參考圖2作過 -摔作=另外兩個相㈣測器削與咖則係處於第 過，苴一 H為以PLL提供任何輸入時脈訊號，不 且另二方面/進行「相位調適」（針對「無中斷切換」） 万面係進行「斗g、套 頻率調整)。更料確：適」(針對振盤器DC〇的快速 月t也说，在每—個於第二操作模式中之相 18 200807885 :偵^器’-方面會建立上面所述的相位偏移範圍（輪出訊 的相㈣移形式），其係在後面的第—操作模式 中被用到，而另—方τϋ合^奢> l I , ΙΝΤ _，m 一 的積分器輸出訊號 — 八同樣貫際上用於接續的第一操作模式。 ，2中所示的相位偵測器叩從其第一操作模式切換 至其弟二操作模式係由訊號獲取裝置26或PLL切換裝置22 所輸出的訊號S1㈣行，該訊號係控制相位债測器切換 …4,俾使由取樣器裝置32所輸出的相位债測器輸出 W PD_〇UT<9:G>不再作為參考時脈被輸出至該μ，而 會透過該相位偵測_ PD之中所提供的—回授路徑反向作 用在相位内插器、3〇之上。在圖中所示的實施例範例中， 此回扠路钇係由一數位濾波器36、一溢位計數器％、以 及一模數8積分器40所構成的。

在第一知作模式中，相位偵測器輸出訊號 PD_OUT<9.G>係透過數位滤波器36被饋送至該溢位計數 器38的一輸入處，該溢位計數器38係配合每一次計數器 温位而輸出一輸出脈衝至模數8積分器40。積分器4()係 在輸出側輸出—用於該可調整相位内插器3〇的調整訊號， 其係對應於八個；}；同的内插級而提供八個$目#訊號狀 態0 由於在該相位偵測器PD的第二操作模式中，相位内 才°° 3〇的凋整會影響訊號CK< 1:8>的相位並且因而會間 接影響用於該内插調整的相位偵測器輸出訊號 PD—〇UT<9.〇> ’所以便會在該相位偵測器之中實施相 19 200807885 位控制’其中，會改變積分器40所輸出的調整，直到抵 達該相位偵測器輸出訊號被控制成一對應於零相位差之數 值處的情況為止。倘若該相位偵測器PD有作用並且内含 在該PLL迴路之中的話，那麼整條回授路徑％、38、4〇 便不會有作用。 此相位控制係在目前並未用來產生該PLL輸出訊號的 斤有相位偵測為pD之中施行。也就是，在作為該PLL輸 入時脈訊號的時脈訊號CKin之間進行切換之前會先為所 有不同的日守脈汛號CKm來產生以該pLL輸出訊號為參考 的一「内部相位調整」。此内部相位控制的功能（其係發生 在每一個相位偵測器PD的第二操作模式中）可被視為「該 相位偵測器内的一 PLL」。利用該等組件38、40、3〇便會 提供此「内部PLL」的一可數位控制振盪器的功能。 倘右要在該PLL電路1〇(圖1)之中切換至先前並未用 於PLL輸出訊號的生成的時脈訊號，則所關注的相位偵測 馨器PD之中的内部切換裝置34便會因訊號以而轉變，其 係透過同樣會相應地切換的PLL切換裝置22來將相位偵 測器輸出訊號PD—OUT<9:0〉饋送至PLL濾波器24。由於 以受控的方式藉由該「内部PLL」所產生的相位内插器3〇 的先鈾凋整的關係，此切換並不會在pLL輸出訊號之中造 成不利的相位變化（如同相位内插器3〇先前並未被相應調 整所預期者）。 不淪「相位調整」為何，當切換至先前未被使用的時 脈訊號時還會提供一「頻率調整」，因為在進行切換時， 20 200807885 為控制振盪器DCO, 切換裝置22來於η 透過滤波器％與加法器25由 器25严 貝、相位偵測器輸出訊號，由於該加法 合丘同用*且作用的關係，積分器輸出訊號1NT-〇UT也 :間：用來進行振盈器控制。在兩個輸入時脈訊號⑽ INT OU^ ^換期間的任何頻率跳躍係透過額外的訊號 的—“產生4振靈器的—即時對應調整。為達此目 盘更新Γ操作模式中被固定的訊號1Ντ-ουτ係被固定 _用的^代表符（此處為數位代表符），用以代表未被使 用的％脈訊號與該PLL輪出訊號之間的頻率差。 在圖中所示的實施例範例中，該「内部pLL」（參見圖 )(=任何h况中’其係用來在第二操作模式中進行相位調 適）還會被用來有利於姦 、產生儲存並且更新針對頻率調適所 提供的訊號INT OUT。外Fi。rb π ·、，i , Ϋ - UT攸圖2中可以看出，此訊號係衍生 自回授濾波器36，更精確地說，其係積分器41的一輸出 訊:虎’士該積分S 41的輸入（僅在第二操作模式中）係接收取 φ樣器裝置32的輸出訊號。積分器41係形成—「積分分路」， 其係連同-「比例分路」與一加法器42共同形成滤波器％， 即如圖2中所示。在圖中所示的實施例範例中，該比例分 路係由一線性元件43(舉例來說，放大器）與一低通濾波器 44所構成。對在不同的pLL輸入訊號之間進行切換期間所 進行的頻率調適功能來說，重要的是，被設計成out 的積分器41輸出訊號係代表要被判斷的頻率差。由於文 中所述係使用該「内部PLL」來施行相位調適的關係，所 ，以’用於該頻率調適的必要訊號便會係此電路相關施行的 21 200807885 副產物。 對本文所述的PLL切換電路1〇之功能來說重要的是 使用PLL I2，其中，可在作為該pLL的輸入時脈訊號的 數個％脈訊號之間進行切換，其中，目前所使用的相 位偵測裔係比較回授訊號CK〇ut的相位（經過相位偏移調 整的回授訊號的相位）與目前所使用的輸入訊號的相位，而 目則並未使用的相位偵測器則會在此週期期間來產生該頻 率偏移的一調整，倘若它們作為一 pLL相位偵測器的話， 讅凋正便會作為「初始調整」。再者，在本文所述的範例 中，目前未被使用的相位偵測器則會產生該相位偏移的一 凋整，倘若它們作為一 PLL相位偵測器的話，該調整還會 透過在該加法器25處的混合而於該切換之後立刻進入該 初始調整之中。 在本文所述之實施例範例的變化例中，當然亦可在輸 入處提供不同數量的時脈訊號及/或提供不同數量的輸出時 瞻脈訊號。再者，除頻器14、16的數量與排列亦可適應於 給定用途。圖2中所示的相位偵測器pD結構代表一較佳 的實施例，不過，當然亦可以不同的方式來設計。然而， 較佳的結構（如同本文所述之結構）則可在該相位偵測器内 提供一内部鎖相迴路，用以在第二操作模式中調整該頻率 偏移及/或該相位偏移。就該相位偏移本身來說，本文所述 之藉由相位内插器的實施例也應該僅被視為係一較佳實施 例，其同樣可以不同的方式來設計。其中一方面，這同樣 適用於下文所述的取樣器32的細部設計，另一方面，也 22 200807885 3〇的細部設計， 適用於相位内插器 所述不同的設計。 其亦可能具有與下文 24的結構應被理解為 ’濾波器24係包括 最後’圖1所示的PLL濾波器 舉例一個較佳實施例而已。在此例中 與下游的低通濾波器44所構 47所構成），其中從該兩個 48組合，以形成濾波器的 一比例分路（由一線性元件4 5 成）以及一積分分路（由積分器 分路產生的訊號係透過加法器 輸出訊號。 圖3所示的係用在圖2中的；1；曰a #、t T的相位偵測器PD之中的取 樣器裝置32的結構。 PLL輸出訊號CKout的相位偏移形式“〈μ〉以及相 位债測器輸入訊號PD—IN係、被輸入至一個多相取樣器5〇 之中忒夕相取樣裔50係從中產生訊號CK_R與 PD—OUT<2:0>。訊號CK<1:8>(其係由總共八個訊號分量 <^<1>至cK<8>m組成）中的一訊號分量cK<1>也會被輸 春入至一相位累加器52(計數器）之中。如圖所示，一包括七 個正反态的正反|§配置54係接收由相位累加器52所輸出 的一訊號以及訊號CK-R並且會形成一訊號分量 PD—〇UT<9:3>，該訊號分量PD-OUT<9:3>係透過—加總元 件56來傳送以構成偵測器輸出訊號pD—〇υτ<9:〇>，其中， 该加總元件56還會進一步接收訊號pd_〇ut<2:0>。在圖 中所示的實施例範例中，取樣器裝置32係在其輸出處產 生一 1 〇位元的字組，該字組係以數位的方式來代表被饋 送至相位偵測器PD的訊號的相位差。取樣器裝置32包括 23 200807885 運作在高速處且用於供應㈣PD_晴<2:q>的多相取樣 器’訊號PD_〇UT<2:0>代表的係該相位债測器輸出訊號的 三位最低階位元。正反器配置54則會…位最高階位 兀。該多相取樣器係利用該等8個均句隔開的時脈訊號 CKO至CK<8>(在圖中所㈣實施例範例中，該等時脈的 頻率為K25GHZ)來對所饋送的相位债測器輸入訊號 PD_IN(在圖中所示的範例中’該訊號的頻率為19 44馳） 進行取樣並且傳遞1 00pS的相位解析度。

圖4所示的係圖3中所示的多相取樣器5〇的結構。如 圖中所示，該多相取樣器5G含有—正反器配置58以及一 解碼器60，其係以圖中所示的方式來接收訊號pDjN以 及CK<1>至CK<8>並且會在輸出侧處輸出訊號ck—r以及 PD 〇UT<2:0>。 ~ 圖5係以範例來顯示訊號分量CK<1>至ck<8>、訊號 PD—IN、訊號PD一OUT<2:0>、以及訊號CK—R的時間特徵。 明確地說，圖5所不的係介於該等8個取樣時脈訊號 CK<1:8>以及相位偵測器輸入訊號pD—IN以及相位偵測器 輸出訊號PD—OUT之間的相位關係。 從圖中便可以看出，由相位内插器3〇所產生的該等訊 號分量CK<1>至CK<8>係彼此相等但卻彼此相位偏移均等 距離的訊號。在圖中所示的實施例範例中，該等相鄰訊號 分量中兩個相鄰訊號分量之間（舉例來說，介於€罠<1：>與 CK<2>之間）的時間偏移為100ps。 圖6與7所示的係相位内插器3 0的結構。 24 200807885 圖6中所示的係内插n 3〇的整體結構。為了在！加出 的頻率處供應八個均勻隔開（間隔為⑽㈣的時脈訊號z 半至Λκ<8>，内插器3G包括圖中所示的兩個内插器 ^ ” 7〇-2以及一具有額外除頻器電路的輪出電路 部72。内插器半部7(M、7〇-2以及内插器輸出電路部72 係以圖中所示的方式來協同運作，用以從正交訊

f CK_90(參見w 之中來形成該ριχ輸出訊號的相位偏 私形式’它們係由訊號分量CK<1>S CK<8>來表示。 …正交訊號CK一0與CK—90係以差動的形式被饋送至内 插态30。汛唬CK—〇係由差動訊號分量ck—ο—?與a 〇 n 所組成。訊號CK—90係由差動訊號分量CK—9〇—p與 CK—90一N所組成。所要的相位偏移的調整係由訊號 ΡΗΙ<2··0>來進行。這係在圖2中從模數8積分器4〇被傳 迗至相位内插器30之控制輸入處的訊號。 最後，圖7所示的係圖6中所示的兩個内插器半部工 ” 70-2的（相同）結構。每一個内插器半部的結構均係遵照 一本身已知的概念，並且包括一數位至類比轉換器74，該 數位至類比轉換器74係將所饋送的訊號pm<2:〇>轉換成 包μ代表符（其符號係以圖中所示的電流源來表示）。該 等電流源所供應的電流係充當個別跨導級的調整電流，如 圖所不，该等跨導級分別係由電晶體對所構成並且會促成 该等個別電流的加權式疊加。該些電流係透過一共用電阻 I*生負載R來饋送’使得圖6中所示的電位ΡΗ_〇υΤρ與 ΡΗ〜OUTN係被當作電阻性負載R處的電壓降來供應。該 25 200807885 相位内插器輸出訊號係對應於所形成的（藉由電流疊加所形 成的）CK1與CK2輸入訊號的加權加總，該等輸入訊號總 是會具有90 °相位差。該相位内插器輸出訊號的解析度係 指定為50ps。 當然’上面所述之實施例範例所提及的頻率與時間數 值均應該僅被視為範例並且可於實務上進行修正並且適應 於所關注的應用的情況。 【圖式簡單說明】 上文已經參考附圖，借助於一實施例範例來對本發明 作過更詳細的說明。在該等圖式中： 圖1所示的係一 PLL電路， 圖2所示的係用在圖i中的pLL電路之中的相位偵測 器的結構， 圖3所示的係用在圖2 裝置的結構， 圖4所示的係用在圖3 ⑩樣器的結構， 圖5所不的係出現在圖 時間特徵的示範代表圖， 圖6所示的係用在圖2 插器的結構，以及 圖7所示的係用在圖6 插器半部的結構。 【主要元件符號說明】 中的相位偵測器之中的取樣器 中的取樣器裝置之中的多相取 4中的多相取樣器處的訊號的 中的相位偵測器之中的相位内 中的相位内插器之中的兩個内 26

200807885 ίο 12 14-1 14-2 14-3 14-4 16-1 16-2 ⑩ 16-3 16-4 CKout 1 CKout2 CKout3 CKout4 CKInl CKIn2 CKIn3 18-1 18-2 18-3 20-1 20-2 20-3 PD1 鎖相迴路電路 鎖相迴路 除頻器 除頻器 除頻器 除頻器 輸出級 輸出級 輸出級 輸出級 差動輸出時脈 差動輸出時脈 差動輸出時脈 差動輸出時脈 差動時脈 差動時脈 差動時脈 輸入級 輸入級 輸入級 除頻器 除頻器 除頻器 相位偵測器 27 200807885

PD2 相位偵测器 PD3 相位偵測器 22 鎖相迴路切換裝置 INT一OUT 積分器輸出訊號 PD__OUT 相位偵測器輸出訊號 24 鎖相迴路濾波器 25 加法器 DCO 數位受控振盪器 CKout 鎖相迴路輸出訊號 26 、訊號獲取裝置 CK_0 輸出訊號 CK_90 輸出訊號 30 相位内插器 PD 相位偵測器 PD—IN 相位偵測器輸入訊號 32 取樣器裝置 34 相位偵測器切換裝置 36 數位濾波器 3 8 溢位計數器 40 模數8積分器 41 積分器 42 加法器 43 線性元件 44 低通濾波器 28 200807885 50 多相取樣器 52 相位累加器 54 正反器配置 56 加總元件 58 正反器配置 60 解碼器 70-1 内插器半部 70-2 内插器半部 72 内插器輸出電路部 74 數位至類比轉換器 R 電阻性負載

29

Claims (1)

1. 200807885 十、申請專利範圍： 、一·一種鎖相迴路（12)，其具有一用於產生該鎖相迴路 的輸出訊*號（(：&〇1^)的可控振盪器（DC〇)並且具有一用於 為=鎖相迴路之輸入時脈訊號的第一時脈訊號（CKinl、) 人第一牯脈訊號（CKin2)之間進行切換的切換裝置（22)， /、、徵為’針對该專兩個時脈訊號（CKini、cKin2)的 每個呀脈提供一相位偵測器（pD1、ρΕ>2)，其可在不同的 :乍杈式之間進行切換’其中，目前正在使用的時脈訊號 (CKinl或CKin2)的相位偵測器（pD1或pD2)係進入第一操 作杈式，而目前未被使用的時脈訊號（CKin2或的 相位偵測器(PD2或PD1)則會進入第二操作模式，且其中， 位於第-操作模式中的每_個相位m (叩1、均會 判斷一介於所使用的時脈訊號（CKinl或CKin2)與該輸出 訊號（CKom)之間的相位差，並且提供該相位差以控制該振 盪為（DCO)，且在第二操作模式中係判斷與儲存並且持續

   地更新介於目前未被使用的時脈訊號（CKin2或cKini)與 該輸出訊號（CKout)之間的頻率差，並且在切換至此在先前 亚未使用的時脈訊號（CKin2或CKinl)之後用來控制該振 盪器（DCO)。 2.如申請專利範圍帛i項之鎖相迴路，其中，該相位 偵測器具有-積分器（41)，-相依於該目前未被使用的時 脈訊號（CKin2或CKinl)與該輪出訊號（CK〇ut)之間的相位 差的訊號係在第二操作才莫 < 中被輸入至該積分器⑼之 中，以便在其輸出處提供—代表該頻率差的訊號 30 200807885 (INT OUT)。 /.如：請專利_ 2項之鎖相迴路，其中，被輸入 至》亥積刀(41)之中的sfl號係作為—相位比較裝置（η)的輸 出訊號（PD-〇UT)，該相位比較裝置（32)係比較目前未被使 用的時脈訊號(CKin2 $ CKinl)的相…輸出訊號 相位偏移係依據該相位比較裝置（32)的輸出訊號來進㈣ 整。

   4.如申請專利範圍第…項中任一項之鎖相迴路， 其中’介於所使用的時脈訊號(CKinl g CKin2)與該輸出 訊號(CKout)經過相位偏移調整的形式（CM :8>)之間的相 位差係作為在第—操作模式中由每-個相位偵測器(PD1、 ㈣所判斷的相位差，且其中，每一個相位偵測_卜 PD2)均會在第二操作模式中來調整此相位偏移。 σ 5. 一種鎖相迴路（12)之操作方法，其中，一可控振盡 益（DCO)係產生該鎖相迴路的一輸出訊號，並且可 在料該鎖相迴路之輸人時脈訊號的第-時脈訊號（CKini) 與第二時脈訊號（CKin2)之間進行切換， ，、特徵為，針對目前用來產生該輸出訊號（ck⑽〇的時 脈Λ说（CKinl或CKln2)判斷—介於此時脈訊號與該輸出 孔j (CKout)之間的相位差，並且利用該相位差來控制該振 盈即（DCO)而針對目前並未用來產生該輸出訊號（π叫 的時脈訊號(CKin2 & CKinl)則判斷與儲存並且持續地更 U目對於4輸出4號（CKQUt)的頻率差並且在切換至此在 31 200807885 先前並未使用的時脈訊號（CKin2或CKinl)之後用來控制 該振盪器（DCO)。 十一、國式： 如次頁

   32