TW200529459A - Wafer bonded epitaxial templates for silicon heterostructures - Google Patents
Wafer bonded epitaxial templates for silicon heterostructures Download PDFInfo
- Publication number
- TW200529459A TW200529459A TW93137424A TW93137424A TW200529459A TW 200529459 A TW200529459 A TW 200529459A TW 93137424 A TW93137424 A TW 93137424A TW 93137424 A TW93137424 A TW 93137424A TW 200529459 A TW200529459 A TW 200529459A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- virtual
- film
- processing
- processing substrate
- Prior art date
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
200529459 九、發明說明: 【發明所屬之技術領域】 本發明係關於薄膜半導體處理之領域,且尤其係關於處 理非矽薄膜。 【先前技術】 光電子、光電技術、電信及發光二極體(L£D)產業需要一 種基板技術,該技術允許其使用低成本、易獲得之基板(如 S1)來作為用於可以在其上製造裝置之光學材料薄膜的機械 支撐。一些明顯的優點經改良之機械強度及相對於表體光 電子材料之較高熱傳導性。 在先别技術中使用成長於表體Ge基板之上的HI-V族半 導體分層結構來產生效率超出3〇%之高效率三接點太陽能 電池。然而,此等對大眾而言極其昂貴而只限於太空應用, 此係由於Ge基板組成此成本之大部分。 光電子、光電、電信及發光二極體產業將會自採用一種 允許其使用低成本、易獲得之基板(如Si)來作為用於在其上 製造裝置之光電非矽材料薄膜的機械支撐之基板技術中受 |。些明顯優點係經改良之機械強度及相對於表體光電 子材料之較高熱傳導性。 【發明内容】 本發明係一種對在由光電子裝置基板與處理基板組成之 虛擬基板上外延地成長異質結構之方法的改良。該方法包 备開始將裝置基板結合於處理基板之步驟。裝置基板包含 適合於在此製造光電子裝置之材料,而處理基板包含適合 98027.doc 200529459 於提供機械支撐之便宜材料。Bond Berween裝置基板與處 理基板之間結合的機械強度得以改良。藉由諸如自裝置基 板上脫洛裝置薄膜來使裝置基板變薄而留下單晶薄膜。移 除自裝置基板上脫落之裝置薄膜的上部以為隨後之光電子 裝置製造提供較光滑且缺陷較少之傾斜表面。異質結構外 延地成長於光滑表面。 在所說明之實施例中,裝置基板為InP/Si,且在光滑表面 上外延地成長異質結構之步驟包含在光滑表面之上外延地 成長光致發光InP/InGaAs/InP雙異質結構。 移除自裝置基板上脫落之裝置薄膜之上部部分的步驟包 含使用損壞選擇性餘刻來化學性地研磨該上部部分,或機 械性地研磨該上部部分。 在裝置基板與處理基板呈現InP/Si介面之處,使用損壞選 擇性餘刻來化學性地研磨上部部分包含使用HCl : H3P〇4 : H2〇2以1:2:2或1:2:4之比例進行蝕刻之步驟。 在其它實施例中機械性地研磨上部部分之步驟包含使用 在次氯酸鈉溶液之膠體氧化矽研磨漿。 本發明亦可定義為一種對外延地成長於虛擬基板之上的 異質結構裝置層之改良。該改良包含形成虛擬基板之裝置 基板與處理基板。裝置基板結合於處理基板且裝置基板包 含一種適合光電子裝置製造之材料。處理基板包含適合提 供機械支撐之材料。Bond Berween裝置基板與處理基板之 間的結合之機械強度得以改良,且藉由諸如自裝置基板上 脫落裝置薄膜來使得裝置基板變薄而在虛擬基板上留下單 98027.doc 200529459 :曰^、°移除自裝置基板上脫落之裝置薄膜的上部部分而 二、光電子4置提供較光滑且缺陷較少之傾斜表面。昱質姓 構外=地成長於可製造光電子裝置之光滑表面。…、、〇 儘吕為了文法流暢已經或將要使用功能性說明來描述設 備及方法,但是應清楚地瞭解,除了在% 下用公 ,式制說明的以外,本發明之巾請專利範圍不能理解為受 方法或步驟”之結構的任何限制,而應理解為與在司法條 例之均等物之下的中請專利範圍所提供之定義的意義與均 二等物一致,且在申請專利範圍在35 usc 112下用公式特別 說明之情形下,其應理解為與35 usc 112下之法定均等物 完全一致。藉由參看以下圖式可更好地實現本發明,其中 在該等圖式中相同元件由相同數字來表示。 【實施方式】 如在圖1之方塊圖中以圖表方式所說明的,虛擬晶圓結合 基板之製造104可需要兩個可能之步驟。該等步驟為如方塊 圖100所示之在製造功能性基板之前結合薄裝置膜與表體 基板,或如方塊圖102所示之在處理基板中製造功能性邏輯 裝置之後及/或在光電子裝置基板中製造功能性光電子基 板之後可將裝置薄膜轉移至處理基板。 此說明概括了許多光電子虛擬基板製造之實施例。吾人 首先概述一般所採用之技術及可使用虛擬基板產品之裝置 結構。其次,更多之材料處理步驟會以其在製造過程中出 現之順序加以描述。 處理與產品概況 98027.doc 200529459 為說明之目的’術語”裝置基板"10為將要自其上移除薄 膜12之光電子基板。在說明中,術語,,處理基板"14係定義 為指為用以為裝置基板12提供機械支撐之基板,即在薄膜 12移除之後的裝置基板之剩餘物。術語,,虛擬基板"16定義 為薄裝置膜12在處理基板14之上的已完成結構。 如圖2以圖表方式所丨,以下所討論之用於裝置基板^ 之可用材料可認為係所有與用於光電子、高增益裝置製造 之晶圓結合虛擬基板裝置薄膜材料相關之材料,該等材料 包括(但不限於广III/V族化合物半導體(即GaAs,inp,GaN 等)、π/νι族半導體(即CdTe等)、…族半導體(即用於GsAs 族成長之Ge)及具有光學重要性之鐵電氧化物(即,UNb〇4, BaTi〇4 等)。 ’ 處理基板14 一般為可大量獲得且具有所需電、機械及熱 特性之Si。因此,具有Si異質結構可根據本發明之教示及精 神由任何上文提及之材料製成。然而,亦可使用低成本絕 緣基板(即,玻璃,藍寶石等)來作為處理基板14。 用於製造該等虛擬基板16之一般處理包含以下步驟: 1) 裝置基板10與處理基板14可能需要進行預先結合處 理以允許薄膜12之移除(即,如圖3a中數字u以圖表方式 所示離子植入至裝置基板1〇中)。 2) 清潔裝置基板1 〇及/或使之處於鈍化狀態以便於結合 處理。 3) 如圖4a以圖表方式所示的,開始結合處理。 4) 增強結合’以改良裝置基板1〇與處理基板14之機械 98027.doc 200529459 強度。 5) 如圖4b所示,使裝置基板1〇變薄以在已完成之虛擬 基板16上留下單晶薄膜12以用於離子植入之基板。 6) 如圖5a與5b所示,在離子植入導致之層脫落情況 下產生歧置薄膜12之裝置基板10可藉由表面研磨進行 再次處理以允許再次使用基板來轉移另一裝置薄膜。 考慮到用於光電子虛擬基板丨6製造之概念,此等步驟將 會以其在上述一般處理中出現之順序列出。 處理步驟: 1)離子植入 如圖3a以圖表之方式所示,在結合處理之前,執行裝置 基板10之離子植入,以在基板中植入必要數量之氣體種類 以形成内部鈍化之表面及在退火時自基板脫落一層所必要 之内部壓力,圖3a說明了用離子光束u執行裝置基板1〇之 結合前離子植入;產生如圖3b所示之包含裝置薄膜12之經 改質之結構、用於薄膜轉移之離子損壞層13,及現在被稱 為處理基板14之大部分未受影響之裝置基板10之表體。 該處理一般使用矿或H+與He+之組合來執行。然而,可採 用其它氣體種類以產生有助於層脫落之基板内蝕刻處理。 對於一給定裝置基板材料而言,存在避免無定形之最低植 入度及所需植入溫度,即用於此處理中之最小所需劑量 關係。 a)H+植入__植入足夠劑量之Η+以在退火時允許膜脫 落’此劑量為下列因素之函數: 98027.doc 200529459 • 植入能量 • 植入溫度 •裝置基板材料 •膜脫落退火溫度 b) H+/He+共同植入__植入足夠劑量iH+/He+以在退火時 允許膜脫落。此方法之概念為Η起著使得内表面處於鈍化 狀態之化學作用,而化學性質呈惰性之116有效地移動至内 表面以提供壓力,且與Η相比每植入離子可產生更大損 壞’此改良了内表面密度。此必要劑量為下列因素之函數: • 植入能量 • 植入溫度 • H/He比率 •裝置基板材料 • 膜脫落退火溫度 c) 蝕刻劑植入一除H+植入之外或替代H+植入,可植入已 知之可蝕刻一給定材料的化學種類以產生易揮發性之内 部俘獲的化學種類,且導致在退火時之脫落。所選擇之化 學種類將為根據已知钱刻劑特性或實驗經驗所選之特定 材料。 2)表面鈍化 在植入之後及結合處理之前,需要對裝置基板1〇與處理 基板14之表面執行鈍化處理以允許疏水晶圓結合。該特定 化學處理需要特定裝置基板。此步驟之目的在於使得已完 成之虛擬基板中的裝置薄膜12與處理基板14之間產生緊密 98027.doc •11- 200529459 共價鍵,以允許歐姆、低阻介面電特性之可能。使得能夠 獲付此已完成裝置結構之必要步驟為藉由在惰性大氣中或 真空中低溫烘焙來消除所吸收之水。烘焙應達到一溫度, 使得在此溫度下水之蒸汽壓力遠遠高於周圍環境中之水的 部分壓力。 a. IV族純化—藉由使用稀釋hf餘刻處理來致使a族元 素半導體(特定言之為Ge)疏水。此留下氫化物為主之終止 表面。 b. III/V族鈍化--藉由使用特定組合物化學處理來致使 III/V族組合物半導體疏水,以留下用於結合之疏水鈍化之 表面。 c. II/VI族鈍化--藉由使用特定組合物化學處理來致使 II/VI族組合物半導體疏水,以留下用於結合之疏水鈍化之 表面。 d·鐵電氧化物--包含鐵電氧化物之應用與光電子材料 之應用相比在元素及組合物半導體方面具有本質區別。因 為此原因,處理基板材料將根據其電性及折射特性來選 擇,但通常無需對絕緣鐵電薄膜嘗試疏水晶圓結合。因 此,表面鈍化一般將集中於在裝置基板及處理基板1〇、14 上形成薄氧化物。 3)表面改質 如圖6a與6b所不,使用任意厚度之沉積表面改質層4〇來 改變基板10、14之間的物理交互性質為另一用以將此處理 延伸至更大範圍的光電子材料之有用技術。此可藉由三種 98027.doc -12- 200529459 方式中的一種來實現,其中x代表與所揭示之方法 任何類型的組合物。 4之 a•在裝置基板10上沉積材料X之層40使得X-處理材 結合成為可能。 ’ b·在處理基板14上沉積材料X之層40使得X-裝置材料 結合成為可能。 广 c•在兩個基板上沉積材料X之層40使得\_乂材料結合 成為可能。 ϋ 此技術藉由使用與所揭示過程相兼容或可修正之材料來 控制結合處理,使得大範圍之光電子材料的結合成為可 能’此時該材料僅稱為材料χ。圖6a與圖6b中說明了 一般性 處理。圖6a說明了已植入具有與處理基板14相同化學成分 之晶體或無定形薄膜40之經植入之裝置基板的改質。圖化 說明了使用此項技術展示裝置基板1〇之晶圓結合基板堆 疊、離子植入之損壞區域13、裝置薄膜12、沉積之結合調 節薄膜40、結合介面42及處理基板14。 此項技術之更特定應用為: d·外延Si結合層—此技術涉及在裝置基板材料上外延 地成長應變之Si薄膜。在此實施例中,材料χ為應變之薄 膜Si。藉由此成長可確保在裝置材料與Si外延層之間存 在緊密且超強度之結合。藉由外延層(未圖示)植入具有 應憂S i外延之裝置基板1 〇為晶圓結合及層脫落作好準 備。對於使用S i處理基板14之材料系統,此可允許使用 已建立之鈍化技術直接執行Si-Si晶圓結合處理。 98027.doc •13· 200529459 e·無定形Si結合層_•此技術包括在低溫條件下於裝置 基板10上沉積無定形Si之薄層,使得能夠使用典型μ表 面預備化學性質。在此實施例中物質X為無定形Si。此處 理可在裝置基板10之離子植入之前或之後執行。對於使 用Si處理基板14之物質系統,此可允許使用早已成熟之 純化技術之Si-Si晶圓結合處理。 4)顆粒移除 在表面純化之後,可能需要移除在裝置基板10與處理基 板14之結合表面上的殘留顆粒污染。如圖乜與仆所示,此 可藉由使用二氧化碳顆粒喷射執行清洗來有效地完成。圖 4a為在離子植入與初始結合之後的裝置基板丨〇與處理基板 14之堆疊之圖,其中說明了未損壞之表體裝置基板1〇、已 離子植入之損壞層13、裝置薄膜12、晶圓結合裝置/處理介 面42及處理基板14。圖仆為說明了在退火與層脫落之後的 晶圓結合虛擬基板16之圖,且其中說明了具有已離子植入 損壞表面區域13之未損壞表體裝置基板丨〇。亦說明了包含 裝置薄膜12之離子植入已損壞表面區域13之晶圓結合虛擬 基板、未損壞已轉移之裝置薄膜12、晶圓結合介面42及處 理基板14。將裝置基板1〇及/或處理基板14固持在高溫下, 且c〇2之經節流之氣體/顆粒喷射撞擊基板1〇與14表面,藉 此在組合物理與熱泳提昇效果之下移除顆粒。 在應用C〇2期間將基板保持在大於50。〇之溫度中,此技術 對於Si、Ge及InP已作出說明。 5 )面溫結合開始 98027.doc •14- 200529459 當結合不同材料時,一般在兩種材料之間存在熱膨脹不 相付係數’此導致視溫度而定之虛擬基板16中裝置薄膜12 之應變狀態,該應變狀態由此等式決定·· r(T)=J^Aa(r)dr 其中Δα(Τ)為作為溫度τ之函數的兩基板之熱膨脹係數之 差’且其中為零應變條件下之溫度,通常認為係結合開 始溫度。因此,藉由控制將兩基板接觸時之溫度,可以調 整所希望溫度下之應變狀態。此對於在高溫過程中改良基 板效能十分有利,或可調整裝置操作溫度應變以調整如能 帶隙、載流子遷移率之關鍵裝置特性。以下描述了作為 之正負號之函數的可達成之一般類型應變溫度-應變依靠 性0 △ a(T)= (Xhandle(T)- adevice(T) 在此應變之正值表明張力之下的薄膜,而應變之副值表 明壓力下之薄膜。 a.Aa⑺> 0 1·室溫下結合一在此情況下,薄膜12在較高處理溫度 下將處於張力下。此會導致虛擬基板16上異質外延中晶 格匹配之變化及凹基板彎曲之趨勢。 2·高溫結合一在此情況下,薄膜在結合溫度下將具有 零應變條件,使得伸張應變與凹晶圓彎曲在較高處理溫 度下會減小。同樣,在室溫下及可能地在裝置操作溫度 下,薄膜12將在壓縮應變之下導致凸晶圓彎曲。此可改 98027.doc -15- 200529459 變裝置操作且使得在物質參數之應變控制基礎上的新 穎裝置之設計成為可能。 b.Aa(T)<〇 1·室溫結合一在此情況下,薄膜12在高溫下將會處於 壓力之下。此將會導致虛擬基板上異質外延中晶格匹配 之變化及凸基板彎曲。 2 ·向溫結合―在此情況下,薄膜12在結合溫度下將具 有零應變條件,使得壓縮應變與凸晶圓彎曲在高處理溫 度下會減小。同樣,在室溫下及可能地在裝置操作溫度 下’薄膜I2將在壓縮應變之下導致凹晶圓彎曲。此可改 變裝置操作且使得在物質參數之應變控制基礎上的新 穎裝置之設計成為可能。所述絕大多數用於晶圓結合虛 擬基板16合適之材料屬於此類。 a. Ge/Si結合—圖7為說明Ge/Si結合中預測應變作 為基板在不同TG之值時結合之溫度的函數之曲線 圖。在高溫下薄膜壓力可藉由在更加高溫Tg初始結 合而減少。 b. InP/Si結合—圖8說明InP/si結合中預測應變作 為基板在不同TG之值時結合之溫度的函數之曲線 圖。同上,在高溫下薄膜壓力可藉由在更加高溫 初始結合而減少。 c. GaAs/Si—圖9說明GaAs/Si結合中預測應變作 為基板在不同T0之值時結合之溫度的函數之曲線 圖。再次同上,在高溫下薄膜壓力可藉由在更加高 98027.doc 200529459 溫T 0初始結合而減少。 6)不同溫度結合開始 對於一些所要之經調整的應變狀態,單一高溫結合溫度 將不能完成裝置之製造。同樣,對於具有同樣熱膨脹係數 之材料而言應變調整將較為困難。為了進一步使得在所要 之溫度下應變控製成為可能,可在不同溫度下在基板之間 開始結合。以此方式,可更加自由地控制熱-機械應變狀態 或手工地在已完成結構中建造。在此情況下,依靠溫度之 應變狀態由下式給出: Ητ>=(Δα(Γ)^·+γ。 其中值γ〇為在結合開始時建造在結合結構中的應變且其 由下式給出: r〇 = ta^v)dr+[y^)dr 在此表達式中 合開始之瞬間時 結合開始中基板 有在丁3與丁11之間 的實驗設備而定
’ L與分別為裝置基板1〇與裝置14在結 的溫度。溫度心為有效結合開始溫度。在 之不同溫度使該因數报難決定。r一定具 之一值,且其將視使用於虛擬基板製造中 ,且可藉由實驗來決定。該内建應變接近 r〇
對於具有十分類 板14。在下列情形 似線性膨脹係數之裝置基板10與處理基 下可執行在不同晶圓溫度下之結合。 98027.doc 17 200529459 a. Aa(T)>〇: 1·7>7ν_該等條#使得導致基板薄膜纟於高溫下增加 之壓力的正應變組分之添加成為可能。 ▲ 該等條件下使得減少高溫伸張應變之負應 變組分之添加成為可能,但產生了更低溫度壓縮應變。 b. Aa(T)<〇: L心>7V-該等條件使得導致基板薄膜處於高溫下已 減少壓縮應變級別的正應變組分之添加成為可能。 2.7VCTV-該等條件下使得改良高溫伸張應變之負應 變組分的添加成為可能,但產生了已減少之低溫伸張應 變。 、 c. Aa(T) = 〇: 1.7^>八—不受溫度影響之伸張應變可按此方式應用 於裝置薄膜之上。 2.心<5—不受溫度影響之壓縮應變可添加至裝置薄 膜。 < 7)在高壓下退火以增強結合並脫落裝置層 在凌置基板10與處理基板14結合後,需要使用熱循環以 改良結合強度並活化離子植入層轉移處理。在壓力下執行 该循環,結合之表體基板堆疊中可容納熱_機械應變。另 外,結合藉由經改良之基板_基板接觸而得以加強。使用多 壓力-溫度步驟或甚至不斷變化之壓力_溫度曲線的結合處 理可用以優化在此處理中之壓力有效性。 具體言之,在脫落之前的低溫條件下,可使用較高壓力 98027.doc -18- 200529459 以保證更好基板接觸,但該等壓力在高溫下會抑制脫落。 在退火至高溫之前藉由將壓力減少至更低水平,脫落將不 受限制。 a·可變壓力循環—一可能性實施例為獨立使用變化之 壓力與溫度以優化結合處理。在低溫下,應用高壓以加 強結合。接著在高溫下減少壓力以避免裝置基板中對層 脫落之抑制。在圖10之圖表中說明了具有代表性之處 理,其中說明了作為在結合退火處理中時間之函數的晶 圓結合溫度-壓力曲線。 b·單一壓力循環—為了退火之持久,亦可藉由施加單 軸負載至結合對以改進結合處理。在此處理中該負載應 足夠小而無需對起泡進行抑制。 8)装置層之改造 在離子植入導致之層轉移處理中裝置薄膜之轉移後,裝 置薄膜12之近表面區域粗糙且佈滿瑕疵。如圖與丨比所 示忒層應控制性地移除以留下對製造光電子裝置之隨後 處理有用之表面。視裝置層1〇而定,此可以藉由以下完成: a_濕式化學研磨—此方法使用依靠裝置薄膜之蝕刻來 控制性地移除由離子植入導致之晶圓結合虛擬基板16上 的知壞層1 3,而同時使經轉移之層的表面光滑。對於特 殊材料之餘刻列出如下·· l.Ge/Si ι·ΗΡ:Η2〇2··Η2〇“此蝕刻可在不同溫度下以不同稀 釋比例x:y:z執行。 98027.doc -19- 200529459 ii. HF:HN〇3:C2H4〇2:H2〇__此蝕刻可在不同溫度下 以不同稀釋比例w:x:y:z執行。 iii. H2〇2.H2〇—此餘刻可在不同溫度下以不同稀釋 比例y:z執行。 2.InP/Si i.HC1:H3P〇4:H202—已成功使用以 1:2:2與 1:2:4之 比例的此蝕刻溶液。出〇2充當氧化劑而^^丨與出⑽斗 之混合物蝕刻該氧化物。氧化與隨後之蝕刻的組合產 生光滑表面且移除了植入損壞。圖l2a為說明對於用 _ 於不同蝕刻稀釋液的作為時間之函數的兩個表面之 粗糙度。圖12b與12c說明了分別暴露在1:2:2與1:2:4 蝕刻稀釋液之下的外延地成長於InP/Si虛擬基板上 之InP/InGaAs/InP雙異質結構之光致發光強度光 譜。已化學性處理之結構的發光強度之相對改良指示 該處理產生了用於外延生長之經改良之表面。在圖 12b中與外延準備inp基板相對應之光譜取自生長於 鲁 由表體基板製造者提供之外延準備InP基板之上的雙 異質結構。該45秒錶體InP光譜取自生長於已暴露至 化學處理達45秒之外延準備inp基板之上的雙異質結 構。該45秒InP/Si光譜取自生長於在層轉移之後被化 學處理達45秒之晶圓結合虛擬inp/si樣本之上的雙 異質結構。該已轉移之InP/Si光譜取自生長於層脫落 卜
之後但未經表面處理之InP/Si之晶圓結合結構之上 的雙異質結構。在圖12c中,該對應於外延準備InP 98027.doc -20- 200529459 之光譜取自生長於由表體基板製造者提供之外延準 備InP基板之上的雙異質結構。該6〇秒錶體ιηρ光譜取 自生長於已暴露至化學處理達6〇秒之外延準備Inp基 板之上的雙異質結構。該60秒InP/Si光譜取自生長於 在層移除之後被化學處理達60秒之晶圓結合虛擬 InP/Si樣本之上的雙異質結構。 b·化學與物理研磨―此使用化學與機械研磨漿以蝕 刻植入4貝壞且留下光滑表面。 l.Ge/Si-·可使用KOH化學中之膠態二氧化矽研磨漿 來研磨基板。 2.InP/Si —展示了可用次氣酸鈉溶液中之膠態二氧化 石夕研磨漿來使該等虛擬基板材料之表面光滑。圖12(1展 示了外延地生長於經過化學與機械研磨處理後之 InP/Si基板之上的InP/InGaAs/InP雙異質結構之光致發 光光譜。在圖12d中,與外延準備InP相對應之光譜取 自生長於由表體基板製造者提供之外延準備InP基板 之上的雙異質結構。該5分鐘錶體InP光譜取自生長於 已暴露至研磨處理達5分鐘之外延準備InP基板之上的 雙異質結構。該30秒InP/Si光譜取自生長於在層轉移之 後被研磨處理達3〇秒之晶圓結合虛擬InP/Si樣本之上 的雙異質結構。經研磨處理之虛擬基板光致發光強度 相對於未經研磨之基板的改良指示用於外延生長的經 改良之表面。在此處理中表面粗糙度減少至大約3 nm rms ’其之原子力顯微鏡掃描圖係如圖12e所示。 98027.doc -21 - 200529459 均質外延平滑化―甚至在化學蝕刻移除植入損壞但並未 留下用於隨後之異質外延的最佳光滑平面之情形下,已展 示經㈣之樣本上的裝置薄膜材料之均質外延,以減少表 面粗糙度。此可作為在晶圓結合虛擬基板上生長異質外延 結構之第一步驟。 9) 外延之異質結構生長 已完成之虛擬基板16係為了作為由異質外延執行之光電 子裝置生長之摸板。藉由仔細的裝置層改質,大範圍的光 電子裝置之外延成為可能。該結構之—代表性影像展示於 圖13a與13b中。圖13a為展示了包含裝置薄膜、晶圓結合 介面42及處理基板14之已完成的晶圓結合虛擬基板16之 圖。圖13b為展示了具有於裝置薄膜12上製造之外延生長之 裝置50的晶圓結合虛擬基板16之圖。 10) 應變補償層 在裝置製造中藉由如M0CVD、擴散、植入及微影技術之 標準處理在轉移層内或上建構晶圓結合基板中之一潛在挑 戰係由於在轉移層中熱膨脹產生之應變之存在所導致之晶 圓f曲之可此性。如丨4圖所示,減少此影響之一實用方法 為在處理基板14之背部表面沉積一應變補償層。圖14為一 不思性地展不了生長於包含裝置薄膜12、結合介面42、處 理基板14及沉積於基板背部表面之應變補償層18的晶圓結 合虛擬基板之上的光電子結構50之圖。 將藉由在裝置層1〇轉移至處理基板14之前或之後,在處 理基板14之背部表面沉積薄膜18來實施此概念。該應變補 98027.doc •22- 200529459 償層18必須具有如裝置薄膜⑵目對於處理基板相同之^正 負號。零、f曲狀態並非零應變狀態,但在不存在其它使基 板灸形之驅動力之條件下,裝置薄膜12之應變能量與應變 補償層之應變能量完全匹配。可選擇材料與沉積技術以最 小化與此處理步驟相關聯之製造成本。用基板直徑、薄膜 應茇及4膜厚度來増加與薄膜12相關聯之應變能量。可藉 :選擇應變補償層18、沉積溫度及厚度以調整零彎曲處‘ Μ度下列為對於一些材料系統如何執行應變補償之實例: •最簡單之情形為在Si處理基板之背部表面沉 積Ge之薄膜。 -,,^ uay ΛΆ llir , ^ aj 使用Ge薄膜’此係由於以薄膜之沉積較為簡易。 心械1 一同1nP/Si之情況相似,Ge可產生良好應變 補償層。 d ·其匕材料—對於以 負號合適之條件下,易 補償層。 上所提及之所有系統,在Δα之正 沉積之低成本材料為適合之應變
在不背離本發明精神盥範 ^ ± , 厂、乾圍之情況下,此項技術之一般 技術者可作出諸多變化與 απ _ 、乜汉因此,應瞭解,列出所說 明之貫施例僅為了實例却昍夕β μ 專财… 的且其不應作為已由申請 寻利粑圍界定之本發明 之限制。舉例而言,儘管事實上申 請專利範圍要素在以下特 太菸明七权s, 特疋之組合尹列出,但是應明瞭, 本發明包括更少、更多或 π 素之其它組合,該等元素 揭不於上文中或甚至未在該組合中初次申請。 98027.doc -23- 200529459 在該說明書中用以描述本發明及其各種實 彙義之詞義理解,還應包括於本說明書 此構„材料之特殊定義或超出—般定義之詞義㈣圍。因 右^素在本說明書文中可理解為包括一個以上詞 ▲:八在申明專利範圍中之用途應理解為屬於由說明書 及5司彙本身支持之所有可能意思。 q彙及以下申凊專利豸圍内<元素之定義在本說 明書中界定為不僅包括逐字陳述之元素之組合’亦包括所 有均等結構、材料或用於以大體上相同之方法執行大體上 $同之力月b以獲侍大體上相同之結果的行為。因此,在此 意義上,應理解兩個或兩個以上元素之均等替代物可替代 以:申請專利範圍中之任何一元素,或一單一元素可替代 申清專利範圍中的兩個或兩個以上元素。儘管如上所述該 等元素作為特定之組合且甚至為初次如此中請,但是應明 瞭,所主張之組合中一或多個元素在一些情形中可自組合 中排除’且所主張之組合可指子組合或子組合之變體。。 此項技術之-般技術者對於所主張之標的物之非實質性 的變化(現在已知的或以後所做出的)應清楚理解為均等地 屬於該中請專利範圍之内。因此,此項技術之—般技術者 已知或以後知道之明顯替代物應定義為所定義之元素内。 因此申請專利範圍應理解為包括以上特別所說明及描述 的、在概念上均等的、明顯可替代的及本質上倂入本發明 之本質觀點的一切。 【圖式簡單說明】 98027.doc -24- 200529459 圖1為說明兩種可選擇之虛擬基板製造策略之方塊圖。 圖2為說明根據本發明用於虛擬基板之薄膜種族的方塊 圖。 圖3 A及3B為分別說明了在裝置基板中之離子植入與所 得結構之圖。 圖4 A及4B為分別說明了在離子植入與初始結合之後的 裝置與處理基板之堆疊及在退火與層脫落之後的晶圓結合 虛擬基板之圖。 圖5A及5B為分別說明了包含近表面離子植入損壞層及 未損壞之表體的後層轉移裝置基板之圖,其中藉由自表體 裝置基板蝕刻移除損壞允許處理得以重複。 圖6A及6B未分別說明了使用任一相同化學成分之薄膜 作為處理基板對已植入之裝置基板的表面改質及使用此技 術展示裝置基板的晶圓結合基板堆疊之圖。 圖7為作為Ge/Si晶圓結合虛擬基板之應變狀態之溫度之 一函數的曲線圖。 圖8為作為InP/Si晶圓結合虛擬基板之應變狀態之溫度之 一函數曲線圖。 圖9為作為GaAs/Si晶圓結合虛擬基板之應變狀態之溫度 之一函數的曲線圖。 圖10為作為用於結合退火處理中之時間之一函數的晶圓 結合溫度-壓力曲線之曲線圖。 圖11A及11B未分別說明了退火及層脫落之後的晶圓結 合虛擬基板及在損壞移除#刻、研磨及外延之成長於裝置 98027.doc -25- 200529459 薄膜上之後的晶圓結合虛擬基板的圖。 圖12A為經轉移之InP裝置薄膜的rms表面粗糙度作為 HC1:H3P04:H202按1:2:2、1:2:4比例及1:2:5比例稀釋之蝕刻 化學所使用時間之一函數的曲線圖。 圖12B為成長於通常為外延成長所提供之用於準備外延 (Epi-ready)InP 的比例為 1:2:2 之 HCl:H3P〇4:H2〇2 濕化學蚀 刻劑中蝕刻之InP/Si異質結構上的InP/InGaAs/InP雙異質結 構之光致發光強度(PL)之曲線圖,且表體InP研磨45秒, InP/Si研磨45秒且作為經轉移之InP,其為在層轉移之後與 任何表面修正之前的晶圓結合結構。InP/Si虛擬基板之研磨 所具有之提高了的機械強度說明了所處理之結構的經改良 之表面質量。 圖12C為成長於通常為外延成長所提供之用於準備外延 InP的比例為1:2:4之HC1:H3P04:H202濕化學钱刻劑中儀刻 之InP/Si異質結構上的InP/InGaAs/InP雙異質結構之光致發 光強度(PL)之曲線圖,且表體InP研磨60粆’而InP/Si研磨 6〇秒。InP/Si虛擬基板之研磨所具有之提高了的機械強度說 明了所處理之結構的經改良之表面質量。 圖12D為成長於使用通常為外延成長所提供之用於準備 外延InP之次氣酸鈉化學機械研磨方法處理之InP/Sl異質結 構之上的InP/InGaAs/InP雙異質結構之光致發光強度(PL) 之曲線圖,且表體InP研磨5分鐘,而InP/Si研磨30秒。1nP/Si 虚擬基板之研磨所具有之提高了的機械強度說明了所處理 之結構的經改良之表面質量。 98027.doc -26- 200529459 圖12E為在30秒化學機械研磨方 ^ 处里之後的經轉移之
InP基板薄膜表面之原子力微影圖片。 圖13A與圖13B為分別說明了已完成之晶圓結合虛擬基 板與具有在裝置薄膜之上製造之外延成長裝置的晶圓結^ 虛擬基板之圖。 圖14展現了成長於晶圓結合虛擬基板之上的光電子結 構,該虛擬基板包含裝置薄膜、結合介面、處理基板及沉 積於基板背面之應變補償層。 藉由參看以上對較佳實施例之詳盡描述可更好地理解本 發明及其各種實施例,該等實施例作為本發明申請專利範 圍中所定義之說明性實例而呈現。應明瞭,如申請專利範 圍中所定義之本發明可以比以上所描述之說明性實施例更 為廣泛。 【主要元件符號說明】 10 裝置基板 11 離子光束 12 薄膜 13 損壞區域/層 14 處理基板 16 虛擬基板 40 沉積表面改質層 42 晶圓結合介面 50 光電子結構 98027.doc
Claims (1)
- 200529459 十、申請專利範圍: 1· 一種虛擬基板,包含一裝置薄膜、一處理基板及一位於 該處理基板背部表面之材料,其中:(1)該材料與該處理 基板間之熱膨脹係數(c τ E)差係與該裝置薄膜與該操作 基板間之CTE差之正負號相同;(2)選擇該材料,以在一 給定溫度範圍内控制該虛擬基板之一彎曲。 2·如請求項1之虛擬基板,其中在該虛擬基板形成之前,在 該處理基板之該背部表面上沉積該材料。 3·如請求項1之虛擬基板,其中在該虛擬基板形成之後,在 該處理基板之該背部表面沉積該材料。 4·如請求項1之虛擬基板,其中該材料包含一沉積於該處理 基板之該背部表面上的應變補償層。 5·如請求項4之虛擬基板,其中該裝置薄膜包含一適合於光 電子裝置製造之半導體材料。 6·如請求項5之虛擬基板,其中該裝置薄膜包含鍺或化合物 半導體材料,該處理基板包含矽、玻璃、石英或藍寶石 基板,且該應變補償層包含半導體層。 7.如請求項6之虛擬基板,其中該裝置薄膜係選自、 GaN'GaAs及InP薄膜,該處理基板包含一矽基板且該應 變補償層包含一Ge層。 ~ 8. 如 請求項4之虛擬基板,其中選擇應變補償層厚度或沉積 溫度之至少一者,以在該給定溫许^ m〜1 , 久/皿度耗圍内最小化該虛擬 基板之彎曲。 9. 一種虛擬基板,包含一裝置薄膜 一處理基板及一位於 98027.doc 200529459 基板背部表面之材料,其中:⑴該材料與該處理 =之咖差係與該袈置薄膜與該操作基板間之CTE 負號相同;(2)選擇該材料,使得在-第一溫度下 §亥材料中之應變能量與該裝置薄膜中之應變能量相匹 配。 ίο. 11. 12. 13. 14. 15. 16. 17. 如凊求項9之虛擬基板,其中在該虛擬基板形成之前,在 該處理基板之該背部表面沉積該材料。 如睛求項9之虛擬基板,其中在該虛擬基板形成之後,在 該處理基板之該背部表面沉積該材料。 如清求項9之虛擬基板,其中該材料包含一沉積於該處理 基板該背部表面的應變補償層。 如請求項12之虛擬基板,其中該裝置薄膜包含一適合於 光電子裝置製造之半導體材料。 如請求項13之虛擬基板,其中該裝置薄膜包含鍺或化合 物半導體材料’該處理基板包含石夕、玻璃、石英或藍寶 石基板,且該應變補償層包含半導體層。 如請求項14之虛擬基板,其中該裝置薄膜係選自Ge、 GaN、GaAs及InP薄膜,該處理基板包含一矽基板且該應 變補償層包含一^Ge層。 如請求項12之虛擬基板,其中選擇應變補償層厚度或沉 積溫度之至少一者,使得在一第一溫度上該材料中之應 變能量與該裝置薄膜之應變能量相匹配。 一種用於製造一虛擬基板之方法,包含:(1)將一裝置基 板結合至一處理基板;(2)使該裝置基板變薄以在該處理 98027.doc -2 - 200529459 基板之前表面上形成裝置薄膜,因此形成一虛擬基板; (3)在忒虛擬基板之背部表面上形成一材料,該材料具有 ^/脹係數使侍该材料與該處理基板間之^ rpjg差係與 忒裝置薄膜與該操作基板間之CTE差之正負號相同。 18. 19. 20. 21. 22. 23. 24. 25. 如凊求項17之方法,進一步包含在將該裝置基板結合至 該處理基板之前,離子植入該裝置基板之第一側,及在 4、、、0合步驟之後,藉由使一裝置薄膜自該裝置基板之該 第一側脫落而使該裝置基板變薄。 如請求項17之方法,其中在該虛擬基板形成之前,在該 處理基板之該背部表面沉積該材料。 如”月求項1 7之方法,其中在該虛擬基板形成之後,在該 處理基板之該背部表面沉積該材料。 如哨求項17之方法,其中該材料包含一沉積在該處理基 板該背部表面的應變補償層。 如請求項21之方法’其中該裝置薄膜包含-適合於光電 子裝置製造之半導體材料。 如請求項22之方法,其中該|置薄膜包含鍺或化合物半 導體材料’该處理基板包含矽、玻璃、石英或藍寶石基 板,且該應變補償層包含半導體層。 如請求項23之方法,其中該裝置薄膜係選自Ge、GaN、 GaAs及InP薄膜,該處理基板包含―⑦基板且該應變補 償層包含一 Ge層。 3求員21之方法,其中選擇應變補償層厚度或沉積溫 度之至少-者’以在該給定溫度範圍内最小化該虛擬基 98027.doc 200529459 板之彎曲。 26. —種虛擬基板,包含一結合於半導體處理基板之非石夕、 光電子化合物半導體裝置薄膜,其中該裝置薄膜與該處 理基板間之介面具有低電阻電特性。 27. 如請求項26之虛擬基板,其中該介面具有為3·5歐姆cm2 或更少之電阻。 28. 如請求項26之虛擬基板,其中該介面具有為3·5歐姆或更 少之電阻。 29·如請求項26之虛擬基板’其中該結合介面包含在該裝置 薄膜與該處理基板之間的共價鍵。 30·如請求項26之虛擬基板,其中該結合介面展現出歐姆特 性。 3 1 ·如請求項26之虛擬基板’其中該結合介面具有足夠低的 電阻,以使得可在該裝置薄膜中之該結合介面表面上建 造光電裝置。 32·如請求項26之虛擬基板’其中該裝置薄膜疏水地結合至 該處理基板。 33·如請求項32之虛擬基板’其中該疏水結合介面不含有顯 著抑制該介面導電特性之介入氧化物。 34·如請求項26之虛擬基板,其中該光電子裝置薄膜適合於 在該薄膜中之光電子裝置之製造。 35·如請求項26之虛擬基板,其中該裝置薄膜包含一單晶薄 膜。 36·如請求項26之虛擬基板,其中該裝置薄膜包含一出斤族 98027.doc 200529459 半導體材料。 37·如請求項36之虛擬基板,其中該裝置薄膜包含111?。 38·如請求項36之虛擬基板,其中該裝置薄膜包含GaAs。 39·如請求項36之虛擬基板,其中該裝置薄膜包含GaN。 40·如請求項26之虛擬基板,其中該裝置薄膜包含一 ii/vi族 半導體材料。 41·如請求項26之虛擬基板,其中該裝置薄膜包含一 VI族半 導體材料。 42·如請求項41之虛擬基板,其中該裝置薄膜包含SiC。 43·如請求項41之虛擬基板,其中該處理基板包含一矽基板。 44·如請求項41之虛擬基板,其中該處理基板包含一 GaAs基 板。 45·如請求項26之虛擬基板,其中該處理基板包含一矽基板。 46. 如請求項26之虛擬基板,其中該裝置薄膜包含一InP薄膜 且該處理基板包含一石夕基板。 47. 如請求項26之虛擬基板,其中該裝置薄膜包含一GaAs薄 膜且該處理基板包含一石夕基板。 48. 如請求項26之虛擬基板,進一步包含一位於該處理基板 背部表面上的應變補償層。 49. 如請求項48之虛擬基板,其中該應變補償層與該處理基 板間之熱膨脹係數(CTE)差係與該裝置薄膜與該操作基 板間之CTE差之正負號相同。 50. 如請求項49之虛擬基板,其中選擇該應變補償層,以在 一給定溫度範圍内控制該虛擬基板之彎曲。 98027.doc 200529459 5 1 ·如請求項49之虛擬基板’其中選擇該應變補償層,使得 在一第一溫度下該應變補償層中之應變能量與該裝置薄 膜中之應變能量相匹配。 52·如請求項48之虛擬基板,其中該應變補償層包含一沉積 於該處理基板該背部表面上的半導體層。 53·如請求項52之虛擬基板,其中該裝置薄膜包含一 ΙΠ_ν. 化合物半導體材料。 54·如請求項53之虛擬基板,其中該裝置薄膜係自 及InP溥膜,该處理基板包含一矽基板且該應變補償層包 含一 Ge層。 55. -種形成一虛擬基板之方法,包含:⑴處理一化合物半 導體裝置基板及一處理基板之至少一者之一表面,以允 許該裝置基板與該處理基板之間共價鍵形成之可能性; (2)將該裝置基板結合至該處理基板,以在該裝置基板與 該處理基板之間形成共價鍵;及(3)移除該裝置基板之一 部分以在該處理基板上留下一裝置薄膜。 56U項55之方法’進—步包含在結合之前,離子植入 /裝置基板,以促進該裝置薄膜在該結合步驟之後藉由 退火該裝置基板而自該裝置基板脫落。 5 7 ·如清求項5 6之方沐,廿丄 其中該移除步驟包含使該裝置基板 退火以促進該裝置薄膜自該裝置基板脫落。 5 8 · 如睛求項5 5之方、、表 床’其中該處理步驟包含鈍化與清洗之 至少一者。 5 9 ·如睛求項5 5之方法 # 其中該裝置薄膜與該處理基板間之 98027.doc • 6 · 200529459 結合介面具有低電阻電特性。 60. 61. 62. 63. 64. 65. 66. 67. 68. =求項55之方法’其中該裝置薄膜與該處理基板間之 °亥”面具有為3.5歐姆cm2或更少之電阻。 /員57之方法’進一步包含執行快速結合熱退火以 在執行該㈣退火前強化該裝置薄膜與處理基板間之該 結合。 如請求項56之方法,其中離子植入該裝置基板之該步驟 包含植入H+或H+與He+之組合。 如凊求項58之方法,其中處理該|置及處理基板之表面 乂等步驟包含使该裝置及處理基板之該等表面鈍化以 允許疏水性晶圓結合。 如請求項55之方法’其中處理該裝置及處理基板之該等 表面之該等步驟包含在結合前賦予該等表面顯著疏水 性。 如喷求項64之方法,其中該等處理步驟包含使用HF溶液 處理該處理基板表面及該裝置基板表面。 如請求項65之方法,其中該HF溶液減少或消除在該處理 基板表面及該裝置基板表面上之氧化物。 如請求項55之方法,其中該處理步驟包含在結合前經由 將該表面暴露至惰性氣氛或真空中以消除在該裝置基板 與該處理基板之至少一者的該表面上吸收之水。 如請求項67之方法,其中消除所吸收之水包含在一溫度 烘焙使得在至少一基板表面之水蒸汽壓力高於周圍環境 中之水的分壓。 98027.doc 200529459 69·如請求項55之方法,其中該裝置薄膜包含一⑴^族、一 III/V族或一 SiC半導體材料且該處理基板包含一 Si或一 GaAs基板。 70 · —種虛擬基板,包含一結合於一處理基板之非矽裝置薄 膜’其中:(1)該裝置薄膜與該處理基板包含具有不同熱 膨脹係數之不同材料;及(2)該裝置薄膜與該處理基板之 應變狀態為使得存在有一高於室溫且低於開氏絕對溫度 900度之一第一溫度,在該溫度該裝置薄膜與處理基板之 應變相等。 71.如晴求項70之虛擬基板,其中在3〇〇至900 K間之溫度範 圍内,該虛擬基板之彎曲之量值比在室溫或接近室溫之 第一溫度下之相同虛擬基板中彎曲之量值低。 72·如請求項70之虛擬基板,其中該第一溫度範圍為自4〇〇 至 900 K。 73. 如請求項70之虛擬基板’其中該第一溫度與該處理基板 結合至該裝置薄膜時之溫度相等。 74. 如請求項73之虛擬基板’其中該第一溫度範圍為自4〇〇 κ 至 700 Κ。 7 5 ·如請求項7 0之虛擬基板’其中(1)該處理基板與該裝置薄 膜間之熱膨脹係數(CTE)差大於零;(2)在室溫下,該裝 置薄膜係在壓縮應變之下,及(3)在高於室溫之溫度下, 該虛擬基板中該應變之量值低於在室溫下結合之虛擬基 板之該應變的量值。 76.如請求項70之虛擬基板’其中(1)該處理基板與裝置薄膜 98027.doc 200529459 間之該CTE差小於零;(2)在室溫下,該裝置薄膜係在伸 張應變下;及(3)在高於室溫之高溫下,該虛擬基板中該 應變之量值低於在室溫下結合之虛擬基板之該應變的量 值。 77·如請求項70之虛擬基板,其中(1)該裝置薄膜為鍺;(2) 該處理基板為矽;及(3)該第一溫度在300 K與900 K之間。 78.如請求項70之虛擬基板,其中(1)該裝置薄膜為磷化銦; (2)该處理基板為碎;及(3)該第一溫度在3〇〇 κ與900 K之 間。 79·如請求項70之虛擬基板,其中(1)該裝置薄膜為砷化鎵; (2)該處理基板為石夕;及(3)該第一溫度在3〇〇 κ與900 K之 間。 8 0 ·如明求項7 〇之虛擬基板’其中已調整該裝置薄膜斑處理 基板之该荨應變狀態’以在高於室溫之溫度下控制該虛 擬基板之彎曲。 81. 如請求項70之虛擬基板,其中已調整該裝置薄膜與處理 基板之該等應變狀態,以在高於室溫之操作溫度下控制 該裝置薄膜之載流子遷移率與帶隙之至少一者。 82. 如請求項70之虛擬基板,其中該裝置薄膜包含一適合於 光電子裝置製造之半導體材料。 83·如請求項82之虛擬基板,其中該裝置薄膜包含鍺或化合 物半導體材料,且該處理基板包含矽、GaAs、玻璃、石 英或藍寶石基板。 84.如請求項83之虛擬基板,其中該裝置薄膜係選自 98027.doc -9- 200529459 GaN、GaAs及InP薄膜,且該處理基板包含一矽基板。 85·如請求項70之虛擬基板,其中該裝置薄膜包含一鐵電氧 化物。 86.如請求項70之虛擬基板,進一步包含一位於該處理基板 之與該裝置薄膜相對側上的應變補償層。 87·如請求項70之虛擬基板,其中該裝置薄膜與該處理基板 包含半導體材料,且該裝置薄膜與該處理基板間之介面 具有為3.5歐姆cm2或更少之電阻。 88. —種用於調整一虛擬基板之應變狀態之方法,包含:(〇 一裝置基板之離子植入;(2)在一受控溫度下起始結合該 裝置基板與一處理基板,以控制在該最終虛擬基板中之 所得應變狀態;及(3)移除該裝置基板之一部分以留下結 合至該處理基板之裝置薄膜,藉此形成該虛擬基板。 89. 如請求項88之方法,其中在一高於室溫之溫度下起始該 結合。 90. 如請求項89之方法,其中在一介於4〇〇至9〇〇〖之間的溫 度下起始該結合。 91·如請求項89之方法,其中當起始該結合時,將該處理基 板與該裝置基板保持在不同溫度下。 92·如請求項88之方法,其中(1)該裝置薄膜為鍺、砷化鎵或 磷化銦;及(2)該處理基板為矽或砷化鎵。 93.如睛求項88之$法,其中調整該装置薄膜與該處理基板 之该等應變狀態,以在高於室溫之溫度下控制該虛擬基 板之該彎曲。 98027.doc 200529459 :求胃88之方法’其中調整該I置薄膜與該處理基板 之名等應變狀態’以在高於室溫之操作溫度下控制該裝 置薄膜之載流子遷移率與帶隙之至少一者。 95·如睛求項88之方法,其中該裝置薄膜包含一適合於光電 子裝置製造之半導體材料。 队,請求項88之方法,進一步包含一位於該處理基板之與 该裝置薄膜相對側上的應變補償層。 ^明求項88之方法,其中該裝置薄膜與該處理基板包含 半導體材料’且該裝4薄膜與該處理基板間之介面具有 為3.5歐姆cm2或更少之電阻。 98·種用於調整一虛擬基板之應變狀態之方法,包含:(1) 裝置基板之離子植入;(2)起始一處理基板與該裝置基 板之結合,其中在結合起始《時,言亥處理基板之溫度與 該裝置基板之溫度不同;及(3)移除該裝置基板之一部分 以召下結合至該處理基板之一裝置薄膜,藉此形成該虛 擬基板。 99. 士 .月求項98之方法,其中在一高於室溫之溫度下起始該 結合。 1〇〇·如明求項99之方法,其中在一介於400至900 K之間的溫 度下起始該結合。 101·如吻求項98之方法,其中在結合起始時,該裝置基板之 ”亥》度向於該處理基板之該溫度。 102·如睛求項98之方法,其中(1)該裝置薄膜為鍺、砷化鎵或 璘化銦;(2)該處理基板為矽或神化鎵。 98027.doc -11 - 200529459 103.如請求項98之方法,其中調整該装置薄膜與該處理基板 之该等應變狀態,以在高於室溫之溫度下控制該虛擬基 板之該彎曲。 104.如請求項98之方法,其中調整該裝置薄膜與該處理基板 之該等應變狀態’以在高於室溫之操作溫度下控制該裝 置薄膜之載流子遷移率與帶隙之至少一者。 105·如請求項98之方法,其中該裝置薄膜包含一適合於光電 子裝置製造之半導體材料。 請求項98之方法,進—步包含—位於該處理基板之與 該裝置薄膜相對側上的應變補償層。 107.如請求項98之方法,其中該裝置薄膜與該處理基板包含 半導體材料’且該裝置薄膜與該處理基板間之介面具有 為3.5歐姆cm2或更少之電阻。 108. 種用於形成-虛擬基板之方法,包含:⑴離子植入一 裝置基板·該裝置基板結合至一處理基板;⑺移除 該裝置基板之-部分,藉此留下結合至該處理基板之裝 置薄膜;及⑷移除該裝置薄膜之上部部分,藉此在該裝 置薄膜上留下一適合隨後之光電子裝置製造的較光滑且 缺陷較少之傾斜表面。 ㈣田划之方法製造之虛擬基板。 110。如請求項108之方法,其中移除 于落裝置薄膜之上部部分 含使用一損壞選擇性蝕刻來化學 予性地研磨該上部部分 機械性地研磨該裝置薄膜之該上部部分之至少一者。 111·如請求項110之方法,其中 夕 。 诔凌置與該處理基板分別 98027.doc -12 - 200529459 Ge與Si ’且其中使用—損壞選擇性#刻來化學性地研磨 ”亥Ge薄膜之该上部部分包含使用hf:H2〇2:H2〇之混合物 來餘刻。 112·如印求項110之方法,其中該裝置與該處理基板分別為 Ge與Si ’且其中使用一損壞選擇性蝕刻來化學性地研磨 °亥Ge薄膜之該上部部分包含使用HF:HN03:C2H402之混 合物來蝕刻。 113·如請求項110之方法,其中該裝置與該處理基板分別為 Ge與Si ’且其中使用一損壞選擇性蝕刻來化學性地研磨 遠上部部分包含使用Η202:Η20之混合物來蝕刻。 114.如清求項11〇之方法,其中該裝置與該處理基板分別為 InP與Si ’且其中使用一損壞選擇性蝕刻來化學性地研磨 該上部部分包含使用HC1:H3P04:H202之混合物來蝕刻。 115·如請求項ι14之方法,其中該蝕刻包含以ι:2:2或i:2:4之 比例的HCl:H3P〇4:H2〇j合物。 116·如請求項110之方法,其中該裝置與該處理基板分別為 Ge與Si,且其中機械性地研磨該裝置薄膜之該上部部分 包含用在KOH溶液中之矽膠研磨漿來研磨。 117.如請求項11〇之方法,其中該裝置與該處理基板分別為 InP與Si ’且其中機械性地研磨該裝置薄膜之該上部部分 包含用包含石夕膠研磨敷與次氣酸納溶液之至少一者的研 磨溶液來研磨。 118·如請求項110之方法,進一步包含在該裝置薄膜上執行均 質外延以留下一光滑無缺陷之表面。 98027.doc •13- 200529459 119·如請求項118之方法,其中該裝置薄膜為鍺,該處理基板 為矽,且該均質外延材料為錯。 120·如請求項108之方法,其中該裝置薄膜包含一鍺、一 π_νι 族、一 III/V族或一 SiC半導體材料或一光學可用之鐵電氧 化物,且該處理基板包含矽、GaAs、玻璃、石英或藍寶 石基板。 121. —種用於在一裝置基板與一處理基板間形成一結合之方 法,包含經由在結合該基板之前,在該基板之表面上喷 射撞擊一氣體/固體混合物而自該裝置與操縱基板之結 合表面移除殘留顆粒污染,接著結合該等基板。 122. 如請求項121之方法,其中該氣體/固體混合物為c〇2。 123. 如請求項121之方法,其中在該混合物之喷射撞擊期間, 該基板保持在南溫下。 124. 如請求項123之方法,其中在該混合物該喷射撞擊期間, 該基板保持在一局於5 0 °C之溫度下。 125·如請求項121之方法,其中經由組合物理與熱泳提昇效果 來移除該等顆粒。 126.如請求項121之方法,進一步包含自該裝置基板脫落一裝 置薄膜以形成一包含結合至該裝置薄膜之該處理基板的 虛擬基板。 127·如請求項126之方法,其中該裝置薄膜包含一鍺、一 π_νι 知、一 III/V族或一 SiC半導體材料或一光學可用之鐵電氧 化物,且δ亥處理基板包含;5夕、GaAs、玻璃、石英或藍寶 石基板。 98027.doc -14- 200529459 128.-種用於改良-裝置基板與—處理基板間之結合有效性 的方法,包含:⑴在不足以導致該結合基板分離之一第 -溫度下,進行後結合退火,接著(2)在一足以引起該裝 置基板之上部部分與包含該處理基板及結合至該處理基 板之該裝置基板之裝置薄膜部分的虛擬基板分離之第I 高溫下,進行退火。 129·如請求項128之方法,其中該裝置薄膜包含一鍺、一 族、一 III/V族或一 SiC半導體材料或一光學可用之鐵電氧 化物,且該處理基板包含矽、GaAs、玻璃、石英或藍寶 石基板。 130·如請求項128之方法,進一步包含在結合之前離子植入該 裝置基板,以促進在該處理基板與該裝置基板結合後在 該第二退火期間該裝置薄膜之脫落。 1 3 1 _ —種用於改良一裝置基板與一處理基板間之結合有效性 的方法,包含:(1)在結合該裝置基板與該處理基板後, 在一第一溫度及一第一壓力下執行不足以導致該基板分 離之第一退火,接著(2)在一高於該第一溫度之第二高溫 及一低於該第一壓力之第二壓力下執行第二退火,以引 起該裝置基板之上部部分與包含該處理基板與結合至該 處理基板之該裝置基板之一裝置薄膜部分的虛擬基板分 離之第二退火。 132•如請求項131之方法,其中該裝置薄膜包含一錯、一π_νΙ 族、一 III/V族或一 SiC半導體材料或一光學可用之鐵電氧 化物,且該處理基板包含矽、GaAs、玻璃、石英或藍寶 98027.doc -15- 200529459 石基板。 133·如請求項131之方法,進一步包含在結合之前,離子植入 該裝置基板,以促進在該處理基板與該裝置基板結合後 在該第二退火期間該裝置薄膜之脫落。 134· —種結合虛擬基板,包含一非矽化合物半導體光電子裝 置薄膜、一材料X及一處理基板,其中該材料又位於該光 電子薄膜與該處理基板之間,且用以改良該装置薄膜與 該處理基板間之結合。 135·如請求項134之虛擬基板,其中該材料χ在結合前沉積於 該裝置基板上、在結合前沉積於該處理基板上,及在結 合前沉積於該裝置基板與該處理基板兩者上之至少一 者。 13 6.如請求項134之虛擬基板,其中該材料χ包含非晶矽或單 曰曰碎’且该處理基板包含一梦基板。 137.如請求項136之虛擬基板,其中該裝置薄膜包含一 族、一m/v族或一sic半導體材料,或一光學可用之鐵電 氧化物。 ns.如請求項134之虛擬基板,其中該材料χ包含與該處理基 板或該裝置薄膜相同之材料。 139·如請求項134之虛擬基板,其中該處理基板在結合至該裝 置基板前包含完全邏輯裝置。 98027.doc -16-
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US52633203P | 2003-12-02 | 2003-12-02 | |
US10/761,918 US7238622B2 (en) | 2001-04-17 | 2004-01-20 | Wafer bonded virtual substrate and method for forming the same |
US10/784,586 US20050026432A1 (en) | 2001-04-17 | 2004-02-23 | Wafer bonded epitaxial templates for silicon heterostructures |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200529459A true TW200529459A (en) | 2005-09-01 |
Family
ID=52348341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW93137424A TW200529459A (en) | 2003-12-02 | 2004-12-02 | Wafer bonded epitaxial templates for silicon heterostructures |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200529459A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103632924A (zh) * | 2012-08-23 | 2014-03-12 | 法国原子能及替代能源委员会 | 用于将InP薄膜转移到加强基板上的方法 |
TWI767411B (zh) * | 2015-07-24 | 2022-06-11 | 光程研創股份有限公司 | 半導體結構 |
TWI771140B (zh) * | 2021-08-04 | 2022-07-11 | 行政院原子能委員會核能研究所 | 磷化銦虛擬基板結構及其製備方法 |
-
2004
- 2004-12-02 TW TW93137424A patent/TW200529459A/zh unknown
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103632924A (zh) * | 2012-08-23 | 2014-03-12 | 法国原子能及替代能源委员会 | 用于将InP薄膜转移到加强基板上的方法 |
CN103632924B (zh) * | 2012-08-23 | 2017-10-20 | 法国原子能及替代能源委员会 | 用于将InP薄膜转移到加强基板上的方法 |
TWI626679B (zh) * | 2012-08-23 | 2018-06-11 | 原子能與替代能源委員會 | 轉移InP薄膜至加強基板上的方法 |
TWI767411B (zh) * | 2015-07-24 | 2022-06-11 | 光程研創股份有限公司 | 半導體結構 |
TWI771140B (zh) * | 2021-08-04 | 2022-07-11 | 行政院原子能委員會核能研究所 | 磷化銦虛擬基板結構及其製備方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110178211B (zh) | 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底 | |
CN107533953B (zh) | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 | |
TWI727123B (zh) | 高電阻率絕緣體上矽結構及其製造方法 | |
US7238622B2 (en) | Wafer bonded virtual substrate and method for forming the same | |
US7341927B2 (en) | Wafer bonded epitaxial templates for silicon heterostructures | |
JP2023017856A (ja) | 電力およびrf用途用の設計された基板構造 | |
US20080211061A1 (en) | Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates | |
US9242444B2 (en) | Method of fabricating a composite structure with a stable bonding layer of oxide | |
KR20080036209A (ko) | 스트레인드 실리콘-온-인슐레이터 구조의 제조 방법 | |
TWI698960B (zh) | 製造絕緣體上半導體之方法 | |
WO2007012290A1 (fr) | Procede de production de silicium sur isolant | |
KR20100039216A (ko) | 보강재가 적용된 변형된 물질층의 완화 | |
WO2010057941A1 (en) | A method of producing a silicon-on-sapphire type heterostructure. | |
KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
CN102439695B (zh) | 应变材料层的松弛和转移 | |
TW201120961A (en) | Semiconductor device having an InGaN layer | |
US20120280367A1 (en) | Method for manufacturing a semiconductor substrate | |
JP2011061084A (ja) | 貼り合わせ基板の製造方法 | |
KR101695862B1 (ko) | 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치 | |
US8642443B2 (en) | Process for the realization of islands of at least partially relaxed strained material | |
TW200529459A (en) | Wafer bonded epitaxial templates for silicon heterostructures | |
JP2016508291A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
WO2010022814A1 (en) | Stiffening layers for the relaxation of strained layers | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 |