TH31018A - Data linkers and high-speed communication systems that use the same. - Google Patents

Abstract

DC60 (15/05/41) ตัวเชื่อมโยงข้อมูลสำหรับการสื่อสารข้อมูลระหว่างตัวประมวลผล จะมีกลุ่ม รีจิสเตอร์ด้านการเขียน 12 บนซึ่งข้อมูลในตัวประมวลผลด้านการเขียน ซึ่งจะส่งข้อมูลจะถูกเขียน ในการตอบสนองต่อสัญญาณนาฬิกา กลุ่มรีจิสเตอร์ด้านการอ่าน 13 ไปยังซึ่งข้อมูลที่เขียนไปยัง กลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว จะถูกถ่ายโอน และเขียนในการตอบสนองต่อการทำงานสัญญาณ นาฬิกาต่อมา โดยข้อมูลจะถูกอ่านออกโดยตัวประมวลผลด้านการอ่านของด้านการรับข้อมูล ส่วนควบคุมการเขียน 15 และ 14-1 ถึง 14-n สำหรับเลือกเขียนข้อมูลบนรีจิสเตอร์ในกลุ่มรีจิสเตอร์ ด้านการเขียนตามสัญญาณตำแหน่ง และสัญญาณเขียนของตัวประมวลผลด้านการเขียน และส่วน ควบคุมการอ่าน 16 และ 17 สำหรับเลือกอ่านข้อมูลจากรีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการอ่าน ตามสัญญาณตำแหน่งของตัวประมวลผลด้านการอ่าน ดังนั้น โครงสร้างบัฟเฟอร์ที่ประกอบด้วย บัฟเฟอร์ด้านการเขียน และบัฟเฟอร์ด้านการอ่านจะถูกสร้าง เพื่อทำให้สัญญาณตำแหน่ง และ สัญญาณข้อมูล เพื่อถูกต่อเฉพาะส่วนในด้านการเขียน และด้านการอ่าน ดังนั้นตัวประมวลผล ตามลำดับจะสามารถถ่ายโอนข้อมูลโดยไม่มีการรบกวนร่วม ตัวเชื่อมโยงข้อมูลสำหรับการสื่อสารข้อมูลระหว่างตัวประมวลผล จะมีกลุ่มรีจิสเตอร์ด้านการเขียน 12 บน ซึ่งข้อ มูลในตัวประมวลผลด้านการเขียนของด้านการส่งข้อมูลถูกเขีนใน การตอบสนองต่อสัญญาณนาฬิกา กลุ่มรีจิสเตอร์ด้านการอ่าน 13 ไปยัง ซึ่งข้อมูลที่ถูกเขียนไปยังกลุ่มรีจิสเตอร์ด้านการ เขียนดังกล่าว ถูกถ่ายโอน และเขียนในการตอบสนองต่อการทำงาน สัญญาณนาฬิกาต่อมา โดยข้อมูลถูกอ่านออกโดยตัวประมวลผลด้าน การอ่านของด้านการรับข้อมูล ส่วนควบคุมการเขียน 15 และ 14-1 ถึง 14-n สำหรับเลือกเขียนข้อมูลบนรีจิสเตอร์ ในกลุ่ม รีจิสเตอร์ด้านการเขียนดังกล่าว ตามสัญญาณตำแหน่ง และ สัญญาณเขียนของตัวประมวลผลด้านการเขียนดังกล่าว และส่วนควบคุมการอ่าน 16 และ 17 สำหรับเลือกอ่านข้อมูลจาก รีจิสเตอร์ ในกลุ่มรีจิสเตอร์ด้านการอ่านตามสัญญาณตำแหน่ง ของตัวประมวลผลด้านการอ่านดังนั้น โครงสร้างบัฟเฟอร์ที่ ประกอบด้วยบัฟเฟอร์ด้านการเขียน และบัฟเฟอร์ด้านการอ่านจะ ถูกสร้าง เพื่อทำให้สัญญาณตำแหน่ง และสัญญาณข้อมูล เพื่อ ถูกต่อเฉพาะส่วนในด้านการเขียน และด้านการอ่าน ดังนั้นตัว ประมวลผลตามลำดับจะสามารถถ่ายโอนข้อมูลโดยไม่มีการรบกวน ร่วม DC60 (15/05/41) The linker for data communication between the processors has a write register group of 12 on which the data in the write processor. Which will send the data to be written In response to the clock signal Read register group 13 to which data written to The write register group is transferred and written in response to a subsequent clock operation, the data is read out by the read processor of the receiving side. Write controls 15 and 14-1 through 14-n for selectively writing data to registers in the register group. The side of writing according to the position signal And the write signal of the write processor and read controls 16 and 17 for choosing to read data from registers. In the reading registers group According to the read processor's position signal, so a buffer structure that contains Write buffer And a read buffer will be created. To make position signals and data signals to be connected only in writing. And reading So the processor Respectively, they can transfer data without joint interference. Linker for communicating data between processors. There is a 12 upper write register group where the data in the transmission write processor is written in. Response to the clock signal Read register group 13 to which data is written to the reading register group. Such writes are transferred and written in response to work. Later clock signal Where the data is read out by the side processor Reading of the receiving side Write controls 15 and 14-1 through 14-n to selectively write data on registers in the aforementioned write registers group. According to the position signal and write signal of the said writing processor And reading controls 16 and 17 for selecting readings from registers in the group of positional read registers Of the reading processor, so The buffer structure Contains a write buffer. And a reading buffer will be created to make the position signal And data signals to be connected only in writing And readability, so sequential processors are able to transfer data without joint interference

Claims (1)

1. ตัวเชื่อมโยงข้อมูลสำหรับการสื่อสารข้อมูลระหว่างตัว ประมวลผล ประกอบด้วย กลุ่มรีจิสเตอร์ด้านการเขียนบน ซึ่งข้อมูลในตัวประมวลผล ด้านการเขียนของด้านการส่งข้อมูลถูกเขีนในการตอบสนองต่อ สัญญาณนาฬิกา กลุ่มรีจิสเตอร์ด้านการอ่านไปยัง ซึ่งข้อมูลที่ถูกเขียนไป ยังกลุ่มรีจิสเตอร์ด้านการเขียนดังกล่าว ถูกถ่ายโอน และ เขียนในการตอบสนองต่อการทำงานสัญญาณนาฬิกาต่อมา โดยข้อมูล ถูกอ่านออกโดยตัวประมวลผลด้านการอ่านของด้านการรับข้อมูล ส่วนควบคุมการเขียนสำหรับเลือกเขียนข้อมูลบนรีจิสเตอร์ ใน กลุ่มรีจิสเตอร์ด้าแท็ก :1. The linker for data communication between the processors includes a group of write registers on the Which data in the processor The writing side of the transmission side is written in response to the read register group clock signal to the In which the information was written Also such write registers are transferred and written in response to subsequent clock operations, with data being read out by the read processor of the receiving side. Write control to selectively write data on registers in the registers tag group: