Claims (2)
15 первый и последний каналы/ элемент И хранени в каждый канал и элемент И-НЕ во все каналы/ кроме первого и последнего/ причем первые входы элементов И хранени всех кангшов объе20 динены и через дополнительный инвертор первого канала соединены с шиной включени / вторые входы подключены к инверсным выходам соответствующих триггеров/ а выход элемента И хране25 ни каждого канала подключен к третьему входу элемента ИЛИ-НЕ/ первый и второй входы элемента И-НЕ соединены с пр мыми выходами триггеров соответственно предыдущего и собственно30 го каналов, а выход элемента И-НЕ подключен- к второму входу элемента И включени последующего канала, вто рой вход элемента И включени первого канала соединен с общей шиной, второй вход элемента И выключени посладнего канала через дрполнительный инвертор последнего к анала под- ключей к общей tuHHe при этом вторые входы элемента И выключени остальных каналов соединен с инверсными выходами триггеров соответственно (п+1) и (п+2) каналов. На чертеже представлена функциональна схема устройства. Устройство в каждом канале содержит триггер 1, элемент И 2 выключани , элемент И 3 включени , элемент И 4 хранени , элемент ИЛИ-НЕ 5 и инвертор б, а также инверторы 7 и 8, тактовую шину 9, шины 10 и 11 выключени и включени , установочную .шину 12, элемент И-НЕ 13 и выходную шину (выход) 14. Устройство работает следующим образом . Перед началом работы коммутирующего устройства все триггеры 1 устанавливгиотс в О подачей сигнала по установочной шине 12, При отсутст . ВИИ сигналов управлени по шинам 10 и 11 триггеры 1 остаютс в нулевом положении благодар наличию злемен . тов И 4 хранени и инвертора 7. При подаче сигнала управлени по шине 11 включени в триггер 1 первого канала записываетс в момент прихрда первого тактового импульса. Сле дующим, тактовым импульсом 1 запи сываетс в триггер 1 второго канала за счет св зи инверсного выхода пер вого Триггера 1 с элементом И 3 второго канала. Наличие i на выходах триггеров 1 первого и второго ка налов обеспечивает с помощью элементов И-НЕ 13 и И 3 запись (или включение) в триггер 1 третьего канала . Следующие триггеры 1 включаютс аналогично. При сн тии сигнала включени полученное состо ние поддерживаетс до прихода следующего уп равл ющего сигнала. При подаче управл ющего сигнала выключени по шине 10 происходит запи в триггеры 1 (или выключение) в обратном пор дке.В случае, когда во все триггеры 1 залисаны , первый же тактовый импульс при наличии сигнала на шине 10 записывает О в триггер 1 последнего канала, благо дар наличию инвертора 8. Следующий тактовый импульс записывает О в триггер 1 предпоследнего канала благодар св зи инверсного выхода триггера 1 последнего канала с элементом И 2 предпоследнего канала. При наличии О в триггерах 1 в двух последних каналах следующий тактовый им пульс записывает О- в триггер 1, третий от конца. Выключение остальных триггеров 1 .происходит аналогично. При сн тии сигнала управлени по шине 10 коммутирующее устройство сохра ет свое состо ние. При одновременной подаче управл ющих сигналов по шинам 10 и 11 коммутирующее устройство работает также, как и при подаче сигнала только по шине 10. При отсутствии сигналов на шинах 10 и 11 коммутирующее устройство сохран ет имеющеес состо ние. Это происходит за счет того, что при отсутстйии сигналов на шинах 10 и 11 нд выходах элементов И 2 и 3 устанавливаетс О, а на один из входов элемента И 4 хранени подаетс i . с выхода инвертора 7. На второй вход каждого элемента И 4 хранени поступает информаци с инверсного выхода соответствующего триггера 1. Далее эта информаци через элемент ИЛИ-НЕ 5 поступает на информационный вход этого же триггера 1. В случае нарушени состо ни в результате воздействи помех в устройстве обеспечиваетс автоматическое восстановление состо ни , имеющегос до воздействи помех, при подаче управл ющих импульсов. Таким образом, введение дополнительных инверторов, элемента И-НЕ и элемента И хранени повышает быстродействие и помехозащищенность путем обеспечени сокращени времени восстановлени исходного состо ни предлагаемого устройства после воздействи помехи в среднем в 2 раза. Формула изобретени Коммутирующее устройство на п каналов , каждый из которых содержит триггер, инвертор, элементы И включени и выключени и элемент ИЛИ-НЕ, выход которого соединен с перйым входом триггера и через инвертор - о вторым входом триггера, а счетный и установочный входы его подключены соответственно к тактовой и установочной шинам, первые входы элементов И включени и выключени соединены соответственно с шинами включени и выключени , первый и второй входы элемента ИЛИ-НЕ соединены соответственно с выходами элементов И выключени и включени , пр мой выход триггера соединен с выходной шиной, а инверсный выход триггера первого канала подключен к второму входу элемента И включени второго канала, отличающеес тем, что, с целью повышени быстродействи и помехозащищенности , в него введены дополнительный инвертор в первый и последний каналы, элемент И хранени в каждый канал и элемент И-НЕ во все каналы , кроме первого и последнего, причем первые входы элементов И хра|нени всех каналов объединены и через дополнительный инвертор первого канала соединены с шиной включени , вторые входы подключены к инверсным выходам соответствующих триггеров, а выход элемента И. хранени каждого канала подключен к третьему входу элемента ИЛИ-НЕ, первый и второй входы элемента И-НБ соединены с пр мыми выходами триггеров соответственно предыдущего и собственного каналов, а выход элемента И-НБ подключен к второму входу элемента И включени последующего канала, второй вход элемвн .та И включени первого канала соединен с общей шиной, второй вход элемента И выключени последнего канала через дополнительный инвертор последнего канала подключен к общей шине, при этом вторые входы элемонта И выключени остальных каналов соединены с инверсными выходами триггеровсоответственно п+1 и П+2-ГО каналов.15, the first and last channels / element AND storage in each channel and the NAND element in all channels / except the first and last / and the first inputs of the elements AND storage of all kangshovs are combined and connected through an additional inverter of the first channel to the turn-on bus / second inputs connected to the inverse outputs of the respective triggers / and the output of the element AND stored25 of each channel is connected to the third input of the element OR-NOT / the first and second inputs of the element AND-NOT are connected to the direct outputs of the triggers, respectively, the previous one and the actual 30 channels, and the output of the element AND-NOT is connected to the second input of the element And turning on the subsequent channel, the second input of the element AND turning on the first channel is connected to the common bus, the second input of the element AND turning off the split channel through an additional inverter of the last channel total tuHHe while the second inputs of the element And turning off the remaining channels are connected to the inverse outputs of the flip-flops, respectively (n + 1) and (n + 2) channels. The drawing shows the functional diagram of the device. The device in each channel contains the trigger 1, the switch-off element AND 2, the switch-on element AND 3, the storage element AND 4, the element OR-NE 5 and inverter b, as well as inverters 7 and 8, clock bus 9, bus 10 and switch off and on , installation. tire 12, the element AND-NOT 13 and the output bus (output) 14. The device operates as follows. Before the switching device starts operating, all the triggers 1 are set to in O by applying a signal via the installation bus 12, If there is no. The TIR of control signals on buses 10 and 11 triggers 1 remain in the zero position due to the presence of elements. And 4 storage and inverter 7. When a control signal is applied via bus inclusion 11 in the trigger 1 of the first channel is recorded at the time of the first clock pulse. The next clock pulse 1 is written to the trigger 1 of the second channel due to the connection of the inverse output of the first trigger 1 to the element And 3 of the second channel. The presence of i at the outputs of the triggers 1 of the first and second channels provides with the help of the elements IS-HE 13 and I 3 a record (or inclusion) in the trigger 1 of the third channel. The following triggers 1 are included similarly. When the enable signal is removed, the received state is maintained until the next control signal arrives. When the control signal is turned off, bus 10 is written to triggers 1 (or off) in reverse order. In the case where all triggers 1 are filled, the first clock pulse when there is a signal on bus 10 writes O to trigger 1 of the last channel , thanks to the presence of the inverter 8. The next clock pulse writes O into the trigger 1 of the penultimate channel due to the connection of the inverse output of the trigger 1 of the last channel with the And 2 element of the penultimate channel. If O is present in Triggers 1 in the last two channels, the next clock pulse records O- in Trigger 1, the third from the end. Switching off the other triggers 1 is similar. When the control signal is removed via bus 10, the switching device retains its state. When simultaneously supplying control signals to buses 10 and 11, the switching device operates in the same way as when the signal is sent only to bus 10. In the absence of signals on buses 10 and 11, the switching device maintains the existing state. This is due to the fact that when there are no signals on buses 10 and 11 nd, the outputs of elements 2 and 3 are set to 0, and i is fed to one of the inputs of the storage element 4 from 4. from the output of the inverter 7. The second input of each storage element AND 4 receives information from the inverse output of the corresponding trigger 1. Further, this information through the element OR-NOT 5 enters the information input of the same trigger 1. In the event of a disturbance due to interference The device is provided with automatic restoration of the state that existed before the influence of interferences, when applying control pulses. Thus, the introduction of additional inverters, the NAND element and the storage AND element increases the speed and noise immunity by ensuring that the recovery time of the initial state of the proposed device is reduced after exposure to interference by an average of 2 times. The invention of the Switching device on n channels, each of which contains a trigger, an inverter, an AND switch on and off elements and an OR-NOT element, the output of which is connected to the first trigger input and through the inverter on the second trigger input, and its counting and installation inputs are connected respectively to the clock and installation tires, the first inputs of the elements AND on and off are connected respectively to the on and off tires, the first and second inputs of the element OR NOT are connected respectively to the outputs of the elements AND off Yuxi and turn on, the direct output of the trigger is connected to the output bus, and the inverse output of the trigger of the first channel is connected to the second input of the element And turn on the second channel, characterized in that, in order to improve speed and noise immunity, an additional inverter is introduced into it in the first and last the channels, the AND storage element in each channel and the NAND element in all channels except the first and last, the first inputs of the AND storage elements of all channels are combined and connected via an additional inverter of the first channel on, the second inputs are connected to the inverse outputs of the respective triggers, and the output of the element I. the storage of each channel is connected to the third input of the OR-NOT element, the first and second inputs of the AND-NB element are connected to the direct outputs of the trigger of the previous and own channels, respectively the output of the I-NB element is connected to the second input of the AND element of the subsequent channel, the second input of the element AND the first channel is connected to the common bus, the second input of the And channel element of the last channel is through an additional the inverter of the last channel is connected to the common bus, while the second inputs of the element And turning off the remaining channels are connected to the inverse outputs of the trigger, respectively, n + 1 and P + 2-D channels.
00
Источники информации, прин тые -ВО внимание при экспертизеSources of information accepted -Or attention in the examination
1,Авторское свидетельство СССР1, USSR author's certificate
№ 712963, кл. Н 03 К 17/00, 1978. .No. 712963, cl. H 03 K 17/00, 1978..
2.Каган Б.М., Каневский М.М. Циф5 ровые вычислительные машины и систеNffii , М., Энерги , 1974, с. 196. .2. Kagan B.M., Kanevsky M.M. Digital computers and systemsNffii, M., Energie, 1974, p. 196..