SU978342A1 - Коммутатор - Google Patents
Коммутатор Download PDFInfo
- Publication number
- SU978342A1 SU978342A1 SU813305760A SU3305760A SU978342A1 SU 978342 A1 SU978342 A1 SU 978342A1 SU 813305760 A SU813305760 A SU 813305760A SU 3305760 A SU3305760 A SU 3305760A SU 978342 A1 SU978342 A1 SU 978342A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- channels
- elements
- output
- priority
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
1
Изобрегение относитс к импульсной технике и может быть использовано в устройствах передачи информации, адаптирующихс к скорости ее поступлени , а также дл построени многоканальных, анапого-цифровык преобразователей с ацаптивной коммутацией каналов.
Известен коммутатор, содержащий генерйтор такговых импульсов и в канале - триггер, блок наличи информации , элемент задержки,и элементы И и НЕ-И из.
Недостаток этого устройства - неоднозначность очередности оЯроса каналов.
Наиболее близким к предлагаемому вл етс коммутатор, содержащий в каждом канале триггер, элементы И, И-НЕ и ИЛИ, элемент задержки и блок наличи информации, а также генератор тактовых импульсов подключенный ко входам элементов И и И-НЕ первого канала 2 .
Недостаток устройства - невозкгожность приоритетного обслуживани каналов.
(54) КОММУТАТОР
Цель . изобретени - расширение функциональных возможностей.
Поставленна цель достигаетс тем, что в коммутатор, содержащий в каждом канапе триггер, элемент И, элемент ИНЕ , элемент задержки, блок наличи информации и первый элемент ИЛИ, кроме последнего канала, генератор такговых импульсов, выход которого соединен с первыми входами элементов И и И-НЕ
10 первого канала, выход элемента И-НЕ каждого канала, кроме последнего, подключен к первым входам элементов И и И-НЕ каждого последукнцего канала, выход элемента И-НЕ последнего канала соединен с единичными входами триггеров всех каналов, выход ёлока наличи информации каждого канала подключен к вторым входам соответствующих элементов И и И-НЕ, выходы всех элементов И соединены с соответствующими выходными шинами, входы первых элементов ИЛИ подключены к выходам элементов задержки собственного и последующих каналов, а иыходы первых элементов; ИЛИ соединены с нулевыми входами роответствукацих триггеров, нулевой вход триггера последнего канала подключен к выходу элемента задержки собственного канала, введены в каждый канал второй и третий элементы ИЛИ, причем выход элемента И каждого канала соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к третье му входу элемента И-НЕ первому входу третьего элемента ИЛИ и соответствующей шине приоритета, а выход второго элемента ИЛИ соединен с входом элемента задержки, при этом второй вхоп третье- i го элемента ИЛИ подключен к единичному выходу триггера, а выход его соединен входом блока наличи информации, На чертеже представлена функциональна схема устройства. Устройство содержит генератор 1 тактовых импульсов, п -каналов, каждый из которых состоиг из элемента И-НЕ 2, элемента И 3,триггера 4, блока 5 наличи информации, элементов ИЛИ 6 и 7, элемента 8 задержки и элемента ИЛИ 9, выходные шины 1О и щины 11 приоритет Коммутатор работает следующим образом .. . В зависимости от того, есть информаци в каналах или нет, блоки 5 наличи информации пропускают или не пропускают сигналы от единичных .выходов триггеров 4 на элементы И 3. Предположим, что имеетс информаци во всех каналах, а сигналы на всех шинах 11 приоритета отсутствуют. Тогда сигналы с единичных выходов всех триггеров 4 поступают на входы своих элементов И 3. Первый тактовый импульс от генератора 1 проходит через элемент И 3 на выходную шину Ю первого канала и одновременно поступает на выход элемента 8 задержки через элемент ИЛИ 9 первого канала. Через врем задержки выходной сигнал элемента И, 3,пройд через элемент ИЛИ 9, элемент 8 задержки ИЛИ 7 первого канала, переводит триггер 4 этого канала в нулевое состо ние, и сигнал со второго входа элемента И, 3 первого канала снимаетс . Таким образом, на выходе элемента 3 первого канала после такта работы генератора 1 сформируетс сигнал на выходной шине 10. После выдачи сигнала по первому каналу отрьгоает с элемент И-НЕ 2 первого канала, и вгг , рой импульс от тактового генератора 1, пройд через элемент И-НЕ 2 первого ка . нала, поступает на первые входы элементов И-НЕ - и И 3 второго-канала и, так как элемент И 3 открыт, проходит на выходную шину I О второго канала. Эгпт сигнал с выхода элемента И 3 второго канала , пройд элемент ИЛИ 9 и элемент 8 задержки второго канала и элементы ИЛИ 7 первого и второго каналов, переводит триггеры 4 этих каналов в нулевое состо ние . Если триггер 4 первого канала уже в нулевом состо нии, то этот сигнал подтвердит его состо ние. Если по каким -либо каналам нет поступлени информации , то в этих каналах блок 5 наличи информации не пропускают сигналы с единичных выходо триггера 4 на элементы И 3, элементы И 3 закрыты, а элементы И-НЕ 2 открыты. Выходной сигнал элемента И-НЕ 2 последнего канала переводит триггеры 4 всех каналов в единичное состо ние, подготавлива все каналы к срабатыванию в новом цикле работы коммутатора. Если первые каналы пропускаютс , а срабатывает промежуточный канал, то пропущенные каналы с помощью элементов ИЛИ 7 блокируетс до окончани цикла работы коммутатора. Управл ющий сигнал, поданный на шину 11 приоритета одного из каналов через элементы ИЛИ 9 и задержки 8 этого канала и через элементы 1ШИ 7 своего и всех предыдущих каналов, переводит триггеры 4 этих каналов в нулевое состо ние . Через элемент ИЛИ 6 в каждом канале управл ющий сигнал с шины приоритета поступает на вход блока 5 наличи информации 5 данного канала. Если информаци в этом канале имеетс , то блок 5 наличи информации пропускает сигнал с выхода элемента ИЛИ 6 на второй вход элемента И 3 этого канала. Так как триггер 4 во всех предьщущих каналах находитс в нулевом состо нии, то независимо от наличи информации в этих каналах на выходах, их блоков 5 наличи информации сигналов нет, элементы И-НЕ 2 этих каналов открыты, и импульсы от тактового генератора 1 поступают на первые входы элементов И-НЕ 2 и И 3 приоритетного канала и через открытый элемент И 3 - на выходную шину Ю этого канала. Управл ющий сигнал с шт ы 11 приоритета, поступа на третий вход элемента И-НЕ 2 данного канала, запрещает опрос следующих каналов независимо от наличи информации в приоритетном.канале. Если одновременно поданы управл ющие сигналы на несколько шин 11 приоритета, то в первую очередь срабатывает младший по номеру приоритетный канал, а последуклцие приоритетные каналы срабатывают после сн ти сигналов с шик. 11 приоритета с предыдущих каналов.
Таким образом, реализуетс возмбж- ность жесткого приоритетного обслуживани любого канала коммутатора. Предлагаемый коммутатор также позвол ет приоритетно обслуживать сразу несколько ирЬизвольно выбранных -каналов. При этом наивысший 10 приоритет имеет первый по номеру канал из выбранных приоритетных каналов.
Claims (2)
1.Авторское свидетельство СССР № 466618, кл, Н 03 К 17/04, 1973.
2.Авторское свидетельство СССР № 664294 кл. Н 03 К 17/04, 1977.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813305760A SU978342A1 (ru) | 1981-06-18 | 1981-06-18 | Коммутатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813305760A SU978342A1 (ru) | 1981-06-18 | 1981-06-18 | Коммутатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU978342A1 true SU978342A1 (ru) | 1982-11-30 |
Family
ID=20964787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813305760A SU978342A1 (ru) | 1981-06-18 | 1981-06-18 | Коммутатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU978342A1 (ru) |
-
1981
- 1981-06-18 SU SU813305760A patent/SU978342A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU978342A1 (ru) | Коммутатор | |
RU2121754C1 (ru) | Преобразователь параллельного кода в последовательный | |
SU930630A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU869032A1 (ru) | Коммутатор | |
SU1285475A1 (ru) | Многоканальное устройство приоритета | |
SU1670780A1 (ru) | Селектор заданной кодовой комбинации | |
SU924711A1 (ru) | Многоканальное устройство дл управлени очередностью обработки запросов | |
SU1589277A2 (ru) | Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали | |
SU1562914A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
SU1334387A2 (ru) | Селектор импульсов в асинхронной адресной системе передачи цифровой информации | |
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU961126A1 (ru) | Устройство дл выделени одиночного импульса | |
SU868759A1 (ru) | Многоканальное устройство дл управлени очередностью обработки запросов | |
SU549890A1 (ru) | Коммутатор | |
SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
SU879588A2 (ru) | Многоканальное устройство приоритета | |
SU1422366A1 (ru) | Резервированный триггер | |
SU1158968A1 (ru) | Устройство дл коррекции сигналов времени | |
SU815911A1 (ru) | Многоканальный коммутатор | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU1173543A1 (ru) | Коммутатор | |
SU1283954A1 (ru) | Формирователь импульсов | |
SU1283767A1 (ru) | Многоканальное приоритетное устройство | |
SU374731A1 (ru) | Устройство для синхронизации импульсов асинхронного кода | |
SU549889A1 (ru) | Двухканальный переключатель |