Изобретение относитс к вычйсли .тельной технике. При разработке высокоточных систем обработки информации Б реальном времени и, в частности в контуре управлени |- существенным фактором повышени динамической точности вырабатываемых параметров . вл етс своевременна отработка внешних запросов по вводу-выводу информации. Известен р д устройств, содержаUQix группу элементов и решстры Г11 Недостатком этих устройств вл - влгс не управл емые потери времени на воспри тие запросов и их отработку . Наиболее близким к предлагаемому по технической сущности и достигаемо результату вл етс устройство, соде жащее регистры и узлы приоритета Г2 Недостатком этого устройства вл етс невозможность точной съемки м мента времени поступлени информации . ; Цель изобретени - обеспечение .повышени динамической точности вре менных параметров. Поставленна цель достигаетс тем, что в устройство приоритетного управлени вводом информгщии в цифровую вычислительную машину (ЦВМ), содержащее регистр индикации, узел приоритета, регистр выделенного запроса , введены шесть блоков элементов и, шифратор,элемент ИЛИ, блок задержек , элемент задержки,регистр запомина|нй числа и счетчик,причем запросный /вход устройства соединен с информацион ным входом регистра индикации, с первым входом tjepBorb блока элементов И со счетным входом счетчика, информационный вход устройства соединен с вторым входом первого блока элементов И, выход которого соединен с информационным входом регистра запоминани числа, пр ксле разр дные выходы регистра индикации соединены с первым входом второго блока элементов И, инверсные выходы регистра индикации соединены с первым входом { ётьего блока элементдв И, вторые. входы второго и третьего блоков элементов И-соединены с выходом регистра выделенного запроса с входами элемента ИЛИ и с первым входом четвертого блока элементов И, второй вход которого соединен с входом ответа абонента устройства, выход четвертого блока элементов И соединен с входом блока задержек и с первым входом п того блока элементрв И, второй вход которого соединен с вводом регистра запоминани числа, первый выход блока задержек соединен с входами сброса регистра запоминани числа и регистра индикации, и с входом блокировки счетчика, второй выход блока задержек соединен с первым входом шестого блока элементов И, второй вход которого соединен с выходом счетчика , третий вход шестогоблока элементов И соединен с кодовым входом устройства, третий выход блока задержек соединен с..входами сброса ре гистра выделенного запроса и счетчи ка, выходы второго и третьего блоко элементов И соединены с входами шифратора, выход элемента ИЛИ соеди нен с сигнальным выходом устройства и через элемент задержки с входом блокировки узла приоритета, входы которого соединены с пр мым и инвер ным выходами регистра индикации, вы ход узла приоритета соединен с вход регистра выделенного запроса, выход шифратора соединен с кодовым выходо устройства, выходы п того и шестого блоков элементов И соединены с ин-: формационными выходами устройства. На чертеже приведена структурна схема устройства. Устройство содержит регистр 1 ин дикации, узел 2 приоритета, регистр 3 вьщеленного запроса, блоки 4 и 5 элементов И, шифратор 6, блок 7 эле ментов И, элемент ИЛИ 8, элемент 9 задержки,, блок 10 задержек, блок. 11 элементов И, регистр 12 запоминани числа, счетчик 13, блоки 14 и 15 эл ментов И, запросный вход 16 устройства , информационный вход 17 устрой ства ,кодовый вход 18 устройства, информационные выходы 19 устройства кодовый выход 20 устройства, вход 21 ответа абонента устройства, сигнальный выход 22 устройства. Работа устройства происходит еле дующим образом. Сигнал запроса на ввод информаци поступает на вход 16 одновременно с самой информацией, поступающей на вход 17 в виде кода. Одновременно сзаписью этой информации через блок 11 в регистр 12 сигнал с выхода 16 запоминаетс в соответствующем разр де регистра 1 индикации и запускает счетчик 13. ) В зависимости от наличи в обработке ранее пришедших запросов, запросов более высоких уровней в соответствии со шкалой приоритетов поступивший запрос либо сразу выдел етс узлом 2, либо становитс в очередь ожидани вз ти в обработку Выделенный узлом 2 запрос запоми наетс в соответствующем разр де ре гистра 3, позиционный код которого . с единицей в выделенном разр де поступает с одной стороны на блок 7 и элемент ИЛИ 8, с выхода которого обобщенный сигнал в виде сигнала требовани доступа к ЦВМ поступает на вход 22 и через врем , определ емое элементом 9, поступает на блокировку дальнейшей работы узла 2, обеспечива тем самым фиксацию выделенного запроса до момента его отработки, а с другой стороны запрос поступает на блоки 4 и 5, при этом на выходе блока сформируетс позиционный код с единицей в выделенном разр де, а на выходе блока 5 сформируетс код с нул Ми во всех разр дах. На основе такого кода, в первой половине которого г имеетс одна единица, на вьпсоде шифратора б вырабатываетс код команды ввода с адресом чейки пам ти дл записи первого слова, содержащего код числа. По истечении времени, в течении которого наступает реакци ЦВМ на сигнал с выхода 22, из ЦВМ в устройство на вход 21 поступит сигнал готовности ЦВМ к вводу информации, который, опрашива блок 7, выдел ет сигнал i-ro абонента, который в свою очеред ь, опрашивает блок 14 и тем самым списывает первое слово С число )в пам ть ЦВМ. Сигнал с выхода блока 7 одновременно поступает на блок 10 задержек и через соответствукадую задержку, выдел сь на первом выходе, осуществл ет блокировку работы счетчика 13, сброс регистра 12 и сброс регистра 1. В результате последнего происходит срабатывание блока 5, на выходе которого выдел етс код с единицей в выделенном разр де, а на выходе блока 4 устанавливаетс нулевой код; как следствие этого, шифратор б перестроитс и сформирует следующий код команды ввода с новым адресом чейки пам ти. В следующем такте на втором выходе блока 10 сформируетс сигнал, который осуществит списывание через блок 15 в ЦВМ второго слова, представл ющего собою код текущего времени с кодом поправки, который запишетс в пам ть ЦВМ по новому адресу . Наконец в последнем такте на третьем выходе блока 10 сформируетс сигнал, который осуществит сброс счетчика 13 и сброс регистра 3, в результате чего сниметс сигнал с выхода 22 и, как следствие этого, разблокируетс узел 2, и все устройство приходит в исходное начальное состо ние. Как следует из рассмотрени работы устройства, учет точного времени поступлени информации в ЦВМ складываетс из нескольких компонент. Случайный интервал времени между моментом поступлени запроса от исThis invention relates to computer technology. When developing high-precision real-time information processing systems B and, in particular, in the control loop, | is a significant factor in increasing the dynamic accuracy of the parameters generated. is the timely processing of external requests for input / output information. A number of devices are known, containing the UQix group of elements and reshrs. G11 The disadvantage of these devices is the uncontrollable loss of time required to perceive requests and process them. The closest to the proposed technical essence and the achieved result is a device containing registers and G2 priority nodes. The disadvantage of this device is the impossibility of accurately recording the time of arrival of information. ; The purpose of the invention is to provide an increase in the dynamic accuracy of the temporal parameters. The goal is achieved by the fact that the priority control device controls the entry of information into a digital computer (DVM) containing the display register, the priority node, the register of the selected query, six blocks of elements are entered, and the encoder, the OR element, the delay block, the delay element, the memory register | ny number and counter, and the request / input device is connected to the information input of the register of the display, with the first input tjepBorb of the block of elements And with the counting input of the counter, the information input of the device is connected to the second The input of the first block of elements I, the output of which is connected to the information input of the number memory register, just after the bit outputs of the register of the indication are connected to the first input of the second block of elements And, the inverse outputs of the register of the indication are connected to the first input of the second block. the inputs of the second and third blocks of the I-elements are connected to the output of the register of the selected query with the inputs of the OR element and with the first input of the fourth block of the AND elements, the second input of which is connected to the input of the subscriber’s response to the device, the output of the fourth block of I elements is connected to the input of the delay unit and the first the input of the fifth element unit I, the second input of which is connected to the input of the number memory register, the first output of the delay unit is connected to the reset inputs of the number memory register and the display register, and the lock input The second output of the delay unit is connected to the first input of the sixth block of elements And, the second input of which is connected to the output of the counter, the third input of the six-unit of elements And is connected to the code input of the device, the third output of the delay unit is connected to the reset and register inputs of the register ka, the outputs of the second and third block elements And are connected to the inputs of the encoder, the output of the element OR is connected to the signal output of the device and through the delay element to the input of the blocking priority node, the inputs of which are connected to the direct and the inverted outputs of the display register, the output of the priority node is connected to the input of the register of the selected request, the output of the encoder is connected to the code output of the device, the outputs of the fifth and sixth blocks of the And elements are connected to the information outputs of the device. The drawing shows a block diagram of the device. The device contains a register of 1 inactivation, a node 2 of priority, a register of 3 queries made, blocks 4 and 5 of the AND elements, an encoder 6, a block of 7 elements AND, an element of OR 8, a delay element 9, a block of 10 delays, a block. 11 AND elements, register 12 memorizing numbers, counter 13, blocks 14 and 15 I elements, device request input 16, device information input 17, device code input 18, device information outputs 19 device code output 20, device subscriber response input 21 , signal output 22 device. The operation of the device is barely blowing. The request signal for entering information arrives at the input 16 simultaneously with the information itself, entering at input 17 in the form of a code. Simultaneously recording this information through block 11 to register 12, the signal from output 16 is stored in the corresponding register register 1 of the display and starts the counter 13.) Depending on the presence in the processing of previously received requests, requests of higher levels in accordance with the priority scale received request or it is immediately allocated by node 2, or it is placed in the waiting queue to be taken into processing. The selected by node 2 request is stored in the corresponding bit register 3, the position code of which. with a unit in a dedicated bit, it goes from one side to block 7 and element OR 8, from whose output the generalized signal in the form of a signal to demand access to the digital computer enters input 22 and after the time determined by element 9 enters to block further operation of node 2 thus ensuring that the selected request is fixed until it is processed, and on the other hand, the request goes to blocks 4 and 5, where a position code with a unit in the selected bit is generated at the output of the block, and a code with zero Mi is generated at the output of block 5 all bit dah . Based on such a code, in the first half of which r there is one unit, the input command code with the address of the memory cell for recording the first word containing the number code is generated at the input of the encoder b. Upon expiration of the time during which the digital computer reacts to the signal from output 22, the digital computer is ready for input of information from the digital computer to device 21, which, polling unit 7, selects the subscriber's i-ro signal, which in turn , polls block 14 and thereby writes off the first word C number) into the memory of the digital computer. The signal from the output of block 7 simultaneously enters the block 10 of delays and, through a corresponding delay, highlighted at the first output, blocks the operation of the counter 13, resets the register 12 and resets the register 1. As a result of the latter, the block 5 triggers a code with a unit in the allocated bit, and a zero code is set at the output of block 4; as a consequence, the encoder b will be rebuilt and will generate the following code for the input command with the new memory location address. In the next cycle, at the second output of block 10, a signal will be generated that will write off the second word via block 15 to the digital computer, representing the current time code with the correction code, which will be written into the memory of the digital computer at the new address. Finally, in the last clock cycle, a signal is generated at the third output of block 10, which will reset the counter 13 and reset register 3, as a result, the signal from output 22 is cleared and, as a result, node 2 is unlocked, and the entire device returns to its original initial state. As follows from a review of the operation of the device, accounting for the exact time of receipt of information in the digital computer consists of several components. The random time interval between the time a request arrives from