SU966916A1 - M-cycle counter - Google Patents

M-cycle counter Download PDF

Info

Publication number
SU966916A1
SU966916A1 SU792851954A SU2851954A SU966916A1 SU 966916 A1 SU966916 A1 SU 966916A1 SU 792851954 A SU792851954 A SU 792851954A SU 2851954 A SU2851954 A SU 2851954A SU 966916 A1 SU966916 A1 SU 966916A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
counting
pair
outputs
Prior art date
Application number
SU792851954A
Other languages
Russian (ru)
Inventor
Владимир Иванович Мяснов
Original Assignee
За витель В. И. М снов СЕСОМЗЯАЯ 1 -S iJATEs Tjjo. Tr-ff JWJfgr:.f{Aj «IIR,i «OTKi.4
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by За витель В. И. М снов СЕСОМЗЯАЯ 1 -S iJATEs Tjjo. Tr-ff JWJfgr:.f{Aj «IIR,i «OTKi.4 filed Critical За витель В. И. М снов СЕСОМЗЯАЯ 1 -S iJATEs Tjjo. Tr-ff JWJfgr:.f{Aj «IIR,i «OTKi.4
Priority to SU792851954A priority Critical patent/SU966916A1/en
Application granted granted Critical
Publication of SU966916A1 publication Critical patent/SU966916A1/en

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

(5) М-ТАКТНЫЙ СЧЕТЧИК(5) M-CLOCK COUNTER

Claims (2)

Изобретение относитс  к импульсной технике и может быть использовано при создании высокоточных преобразователей интервала времени в цифровой код. Известен преобразователь интервала времени в цифровой код, в котором в каС)естве М-тактного счетчика используетс  двухканальный делитель частоты на четыре входа. На выходе этого счет чика формируетс  импульс переноса, длительность ff, которого равна период следовани  импуль-сов эталонной частоты каждого такта. Значение приводит к необходимости применени  быстродействующих элементов на вщходе двухканального де лител  частоты и в младшем разр де регистрирующего счетчика, включаемого на выходе устройства 11. Недостатком этого М-тактного счетчика  вл етс  возможность сбо  при работе с импульсами повышенной частоты . Известен также М-тактный счетчик, содержащий т/2 пар счетных триггеров и многовходовой элемент совпадени , выход которого соединен с выходом Мтактного счетчика, входы которого соединены со счетными входами счетных триггеров 2. Недостатком такого М-тактного счетчика  вл етс  относительно низка  достоверность функционировани . Цель изобретени  - повышение достоверности функционировани . Поставленна  цель достигаетс  тем, что в М-тактный счетчик, содержащий т/2 пар счетных триггеров и многовходовой элемент совпадени , выход которого соединен с выходом М-тактного счетчика, входы которого соединены со счетными входами счетных триггеров. 3966 введены т/2 пар-элементов совпадени  и т/2 бистабильных  чеек, выходы которых соединены с входами многовходового элемента совпадени , первый и второй оходы 1-й бистабильной  чейки соединены с выходами соответственно первого и второго элементов совпадени  }-й пары элементов совпадени , пе вые входы первого элемента совпадени  -й пары элементов совпадени  соедине ны с пр мыми выходами соответственно первого и второго счетных триггеров i-й пары счетных триггеров, инверсные выходы которых соединены с входами второго элемента совпадени  1-й пары элементов совпаден. . На фиг. 1 показана структурна  схё ма М-тактного счетчика; на фиг. 2 временные диаграммы, по сн ющие функционирование счетчика. М-тактный счетчик содержит т/2 пар счетных триггеров 1 и 2, а также многовходовой элемент совпадени  3, выход которого соединен с выходом t МтаКтного счетчика, входы 5 которого соединены со счетными входами счетных триггеров 1 и 2. М-тактный счетчик со держит также т/2 пар элементов совпадени  6 и 7 .и т/2 бистабильных  чеек 8, выходь которых соединены с входами многовходового элемента совпадени  3, первый и второй входы i-й бистабильной  чейки 8 соединены с выходами соответственно первого 6 и второго 7 элементов совпадени  i-й пары элементов совпадени , первые входы первого элемента совпадени  61-и пары элементов совпаден 1Я соединены с пр мыми выходом соответственно первого 1 и второго 2 cчetныx триггеров i-й пары счетных триггеров, инверсные выходы которых соединены с входами второго 7 элемента совпадени  }-й пары элементов совпадени . Временные диаграммы (фиг. 2) включают сигналы 9-12 первого-четвертого тактов соответственно, сигналы 13-16 на пр мых выходах счетных триггеров; сигнал 17 на выходе элемента 6 первой пары, входы которого подключены к пр мым выходам двух соответствующих счетных триггеров, сигнал 18 на выходе эле мента 7 первой пары, входы.которого подключены к инверсным выходам тех же двух счётных триггеров,- сигнал 19 на пр мом выходе бистабильной  чейки 8, входы которой подключены соответст;вен но к. выходам элементов 6 и 7 первой пары{ сигнал-20 на выходе элемента 6 второй пары, входы-которого подключены к пр мым выходам двух других счетных триггеров; сигнал 21 на выходе элемента 7 второй пары, входы которого подключены к инверсным выходам тех же счетных триггеров} сигнал 22 на пр мом выходе второй бистс1бильной  чейки 8, входы которой подключены соответственно к выходам элементов 6 и 7 второй пары; сигнал 23 переноса на выходе многовходового элемента 3, причем если триггер младшего разр да однотактного счетчика, включаемого на выходе предлагаемого устройства, переключаетс  от положительного перепада входного сигнала, то входы элемента 3 должны быть соединены с инверсными выходами бистабильных  чеек 8 (фиг. 1) Если же триггер младшего, разр да однотактного счетчика, то схема подключени  входов элемента 3 останетс  той же, но вместо элемента И необходимо на выходе устройства поставить элемент И-НЕ. Работа предлагаемого М-тактного счетчика проходит в -следуюи(ем пор дке. На входы устройства(на счетные входы триггеров 1 и 2) поступает Мттактна  сетка импульсов (диаграммы 9-12 на фиг. 2). Счетные триггеры рбъединены в пары. На счетные входы счетных триггеров 1 и 2 каждой пары поступают противофазные сигналы. Сигналы с пр мых выходов счетных триггеров 1 и 2 каждой пары через элемент 6 поступают на единичный вход бистабильной  чейки 8, а с инверсных-выходов тех же счетных триггеров - на нулевой вход той же бистабильной  чейки 8 через элемент совпадени  7, за счет чего в исходном состо нии, когда все счетные триггеры наход тс  в нулевом состо НИИ , наход тс  в нулевом состо нии и бистабильные  чейки 8. Переключающий сигнал на выходе элемента 6, входы которого соединены с пр мыми выходами cootвeтcтвyющeй пары триггеров, по вл етс  в моменты времени,.когда оба триггера этой пары оказываютс  в состо нии логической единицы (диаграммы 13, 15, 17 и 14, 26, 20 на фиг. 2). Переключающий сигнал на выходе элемента совпадени  7, входы которого соединены с инверсными выходами соответствующей пары счетных триггеров, по вл етс  в моменты времени, когда оба триггера этой пары оказываютс  в состо нии логического нул  (диаграммы 13, 15,.18.и 1i, 16, -21 на фиг. 2). Так как счетные триггеры дел т на два час тоту поступающих сигналов (диаграммы на фиг. 2), то на выходе каждого элемента совпадени  длительность пери ода сигнала равна 21 (диаграммы 17, 18 и 20,21 на фиг. 2). Так как триггеры переключаютс  от противофазных сигналов (диаграммы 9-12 на фиг. 2), то длительность переключающего сигнала на выходе каждого элемента совпадени  равна То/2 (диаграммы 17, 18 и 20, 21 на фиг/ 2). Сигналы на выходах элементов совпадени  6 и 7 одной пары относительно друг друга при этом сдвинуты по фазе на величину TQ, поэтому на выходе каждой бистабильной  чейки 8 длительность периода сигнала равна 2Тд (диаграммы 19,22 на фиг. 2), а форма сигнала - меандр, а в св зи с этим на выходе многовходового элемента совпадени  3 сигнал также имеет длительность периода, равную 2Т(, (диаграмма 23 на фиг. 2). Так как сигналы на выходах двух бистабильных  че|ек 8 сдвинуты по фазе на величину г (диаграммы 19 и 22 на фиг. 2), то дли тельность VH сигнала переноса равна S Отсюда видно, что длительность Тп всегда больше -Н.. импульса переноса Предельна  частота переключени  триг;гера определ етс  при форме сигналов .типа меандр на его счетном входе. Зиа If /I t m .. г m ,p. пред. w-2 m+2 Следовательно, дл  однотахтного счетчика , включаемого на выходе предлагаемого устройства дл  расширени  его информационной емкости, можно использовать триггеры с предельной частотой переключени , не превышающей значени f . 96 6 Таким образом, дл  построени  достоверно функционирующего предлагаемого устройства не нужны быстродействующие элементы (с предельной частотой переключени  выше f), что приводит к снижению потребл емой мощности и к повышению надежности. Так как длительность .fj, всегда больше То/2, то открываютс  возможности повышени  точности функционировани  за счет повышени  количества тактов входного сигнала т. Формула изобретени  М-тактный счетчик, содержащий т/2 пар счетных триггеров и многовходовой элемент совпадени , выход которого соединен с выходом М-тактного счетчика, входы которого соединены со счетными входами счетных триггеров, от ли чающийс  тем, что, с целью повышени  достоверности функционировани , в него введены т/2 пар элементов совпадени  и т/2 бистабильных  чеек, выходы которых соединены с входами многовходового элемента совпадени , I первыйи второй входы i-й бистабиль|ной  чейки соединены с выходами соот (ветственно первого и второго элемен- . тов совпадени  i-й пары элементов совпадени , первые входы первого элемента совпадени  1-й пары элементов совпадени  с пр мыми выходами соответственно первого и второго счетных триггеров 1-и пары счетных триггеров, инверсные выходы которых соединены с входами второго элемента совпадени  i-й пары элементов совпадени . IИсточники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 38998, кл. G Об J 3/00, 1972. The invention relates to a pulse technique and can be used to create high-precision time-interval converters into a digital code. A time interval transducer to a digital code is known, in which a two-channel frequency divider for four inputs is used as a M-cycle counter. At the output of this counter, a transfer pulse is formed, the duration of ff, which is equal to the period of the pulse of the reference frequency of each clock cycle. This value necessitates the use of high-speed elements at the input of a two-channel frequency divider and at a lower level of the recording counter activated at the output of the device 11. The disadvantage of this M-cycle counter is the possibility of failure when working with pulses of high frequency. Also known is an M-stroke counter containing t / 2 pairs of counting flip-flops and a multi-input match element whose output is connected to the output of the Stroke counter, whose inputs are connected to the counting inputs of counting flip-flops 2. The disadvantage of such an M-stroke counter is relatively low reliability of operation. The purpose of the invention is to increase the reliability of the operation. The goal is achieved by the fact that an M-stroke counter containing m / 2 pairs of counting triggers and a multi-input match element, the output of which is connected to the output of the M-stroke counter, whose inputs are connected to the counting inputs of counting triggers. 3966 t / 2 pairs of coincidence elements and t / 2 bistable cells are introduced, the outputs of which are connected to the inputs of the multi-input coincidence element, the first and second bypasses of the 1st bistable cell are connected to the outputs of the first and second elements of the coincidence element, respectively) the first inputs of the first element of the coincidence pair of elements of the match are connected to the direct outputs of the first and second counting triggers of the i-th pair of counting triggers, respectively, the inverse outputs of which are connected to the inputs of the second match element 1- a pair of coinciding elements. . FIG. 1 shows the structure of the M-cycle counter; in fig. 2 timing diagrams explaining the operation of the meter. The M-stroke counter contains m / 2 pairs of counting triggers 1 and 2, as well as a multi-input coincidence element 3, the output of which is connected to the output t of the MtaKt counter, inputs 5 of which are connected to the counting inputs of counting triggers 1 and 2. The M-stroke counter contains also t / 2 pairs of elements of coincidence 6 and 7. and t / 2 of bistable cells 8, the output of which is connected to the inputs of the multiple input element of coincidence 3, the first and second inputs of the i-th bistable cell 8 are connected to the outputs of the first 6 and second 7, respectively i-th pair of elements match In addition, the first inputs of the first element of the match are 61 and the pair of elements are matched. The 1H is connected to the direct output of the first 1 and second, respectively, 2 counting triggers of the ith pair of counting triggers, the inverse outputs of which are connected to the inputs of the second 7 match element . Timing diagrams (Fig. 2) include signals 9-12 of the first to fourth cycles, respectively, signals 13-16 at the direct outputs of the counting triggers; The signal 17 at the output of element 6 of the first pair, the inputs of which are connected to the direct outputs of two corresponding counting flip-flops, the signal 18 at the output of element 7 of the first pair, inputs.Which are connected to the inverse outputs of the same two counting flip-flops, signal 19 on the straight the output of a bistable cell 8, the inputs of which are connected respectively; veins to the outputs of elements 6 and 7 of the first pair {signal-20 at the output of element 6 of the second pair, the inputs of which are connected to the direct outputs of two other counting triggers; signal 21 at the output of element 7 of the second pair, whose inputs are connected to the inverse outputs of the same counting flip-flops} signal 22 at the direct output of the second bistable cell 8, whose inputs are connected respectively to the outputs of elements 6 and 7 of the second pair; the transfer signal 23 at the output of the multi-input element 3, and if the trigger is a lower-order single-ended counter switched on at the output of the proposed device switches from a positive differential input signal, then the inputs of element 3 must be connected to the inverse outputs of bistable cells 8 (Fig. 1) the trigger of the minor one, the one-stroke counter, then the connection circuit of the inputs of the element 3 will remain the same, but instead of the AND element it is necessary to put an AND-NOT element at the device output. The operation of the proposed M-cycle counter is held in the following order (order. To the device inputs (to the counting inputs of the flip-flops 1 and 2) the MT-net of pulses goes (diagrams 9-12 in Fig. 2). The counting triggers are combined in pairs. To the counting ones the inputs of the counting flip-flops 1 and 2 of each pair receive antiphase signals.The signals from the direct outputs of the counting flip-flops 1 and 2 of each pair through the element 6 are fed to the single input of the bistable cell 8, and from the inverse outputs of the same counting flip-flops to the zero input of the same bistable cell 8 through the element match Day 7, due to which, in the initial state, when all the counting triggers are in the zero state of the scientific research institute, the bistable cells 8 are also in the zero state. The switching signal at the output of the element 6, whose inputs are connected to the direct outputs of the corresponding trigger pair It appears at times when both triggers of this pair are in the state of a logical unit (diagrams 13, 15, 17 and 14, 26, 20 in Fig. 2). The switching signal at the output of the match element 7, whose inputs are connected with inverse outputs of the corresponding pair of counting tr ggerov, it appears in the time points when both of the pair okazyvayuts trigger a logic-zero state (Figures 13, 15, .18.i 1i, 16 -21 in Fig. 2). Since the counting triggers are divided into two hours of the incoming signals (diagrams in Fig. 2), at the output of each element the coincidence of the signal period is 21 (diagrams 17, 18 and 20,21 in Fig. 2). Since the triggers are switched from antiphase signals (diagrams 9-12 in Fig. 2), the duration of the switching signal at the output of each element of the match is To / 2 (diagrams 17, 18 and 20, 21 in Fig / 2). The signals at the outputs of the elements of coincidence 6 and 7 of one pair relative to each other are shifted in phase by the value of TQ; therefore, at the output of each bistable cell 8, the duration of the signal period is 2Td (diagrams 19, 22 in Fig. 2), and the waveform is square wave and, therefore, at the output of the multi-input element of coincidence 3, the signal also has a period duration equal to 2Т (, (diagram 23 in Fig. 2). Since the signals at the outputs of two bistable sleeves | ек 8 are out of phase by the value of r ( diagrams 19 and 22 in Fig. 2), then the duration of the VH transfer signal is S This shows that the duration of Tp is always greater than -H .. of the transfer pulse Limit switching frequency trig; hera is determined at the waveform of the type of a square wave at its counting input: Zia If / I tm .. g m, p. m + 2 Therefore, for a one-hour counter, included at the output of the proposed device, to expand its data capacity, it is possible to use triggers with a switching frequency limit not exceeding the f value. 96 6 Thus, to build a reliably functioning proposed device, fast-acting elements are not needed (with a limiting switching frequency above f), which leads to a decrease in power consumption and an increase in reliability. Since the duration .fj is always longer than To / 2, it opens up possibilities for increasing the accuracy of operation by increasing the number of input clock t. Formula of the invention M-stroke counter containing t / 2 pairs of counting triggers and a multi-input coincidence element, the output of which is connected to the output of the M-cycle counter, the inputs of which are connected to the counting inputs of the counting triggers, differing from the fact that, in order to increase the reliability of the operation, t / 2 pairs of coincidence elements and t / 2 bistable cells are entered into it The first and second inputs of the i-th bistable cell are connected to the outputs of the first and second matches elements of the i-th pair of matches, the first inputs of the first match element of the 1st pair elements match the direct outputs of the first and second counting triggers of the 1st pair of counting triggers, the inverse outputs of which are connected to the inputs of the second match element of the i-th pair of match elements. Information sources taken into account in the examination 1. USSR author's certificate 38998, cl. G About J 3/00, 1972. 2.Авторское свидетельство СССР W 292173, кл. G 06 J 3/00, 19б9 (прототип ).2. Authors certificate of the USSR W 292173, cl. G 06 J 3/00, 19b9 (prototype). mnmn
SU792851954A 1979-12-10 1979-12-10 M-cycle counter SU966916A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792851954A SU966916A1 (en) 1979-12-10 1979-12-10 M-cycle counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792851954A SU966916A1 (en) 1979-12-10 1979-12-10 M-cycle counter

Publications (1)

Publication Number Publication Date
SU966916A1 true SU966916A1 (en) 1982-10-15

Family

ID=20864550

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792851954A SU966916A1 (en) 1979-12-10 1979-12-10 M-cycle counter

Country Status (1)

Country Link
SU (1) SU966916A1 (en)

Similar Documents

Publication Publication Date Title
SU966916A1 (en) M-cycle counter
SU1689953A1 (en) Device to back up a generator
SU1737712A1 (en) Multichannel timer
SU1656512A1 (en) Self-monitoring recursive sequence generator
SU966907A1 (en) Sensory change-over switch
SU1368983A1 (en) Synchronous frequency divider by 14
SU851782A1 (en) Reversible pulse counter
SU1541586A1 (en) Timer
SU1285593A1 (en) Synchronous frequency divider with 17:1 countdown
SU1173550A1 (en) Device for performing pierce function
SU930685A1 (en) Counting device
SU1716519A2 (en) Device for detecting losses of pulses
SU1449917A1 (en) Apparatus for determining extreme values of electric signals
SU1084901A1 (en) Device for checking memory block
SU438103A1 (en) Time discriminator
SU1172004A1 (en) Controlled frequency divider
SU1465970A1 (en) Device for restoring synchronized information
SU1427370A1 (en) Signature analyser
SU790304A1 (en) Switching device
SU1170608A1 (en) Pulse repetition frequency divider with variable countdown
JPS5496311A (en) Data serial transmission system
SU807492A1 (en) Terniary reversible n-digit pulse counter
SU1188846A1 (en) Pulse repetition frequency multiplier
SU661748A1 (en) Intermediate storage of equalising type
SU693538A1 (en) Time interval-to-code converter