SU966899A1 - Device for setting logic elements into initial state - Google Patents

Device for setting logic elements into initial state Download PDF

Info

Publication number
SU966899A1
SU966899A1 SU802995480A SU2995480A SU966899A1 SU 966899 A1 SU966899 A1 SU 966899A1 SU 802995480 A SU802995480 A SU 802995480A SU 2995480 A SU2995480 A SU 2995480A SU 966899 A1 SU966899 A1 SU 966899A1
Authority
SU
USSR - Soviet Union
Prior art keywords
resistor
transistor
bus
capacitor
supply voltage
Prior art date
Application number
SU802995480A
Other languages
Russian (ru)
Inventor
Григорий Константинович Арабаджи
Анатолий Григорьевич Матвеев
Юрий Васильевич Мельник
Original Assignee
Предприятие П/Я А-1554
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1554 filed Critical Предприятие П/Я А-1554
Priority to SU802995480A priority Critical patent/SU966899A1/en
Application granted granted Critical
Publication of SU966899A1 publication Critical patent/SU966899A1/en

Links

Landscapes

  • Electronic Switches (AREA)

Description

1one

Изобретение относитс  к электронной технике и может быть использованр в .электронных устройствах дл  установки логических элементов в исходное состо ние при перерывах напр жени  электропитани .The invention relates to electronic engineering and can be used in electronic devices for setting logic elements to their original state during interruptions of the power supply voltage.

Известно устройство дл  установки логических элементов в исходное состо ние, в.котором контролируемое напр жение на входы элемента ИЛИ-НЕ через первый и второй пороговые элементы, при этом вход второго порогЬвого элемента подключен к конденсатору интегрирующей RC-; цепочки СО.A device for setting the logic elements to the initial state, in which the controlled voltage to the inputs of the OR-NO element through the first and second threshold elements, is known, while the input of the second threshold element is connected to the capacitor of the integrating RC-; CO chains.

Недостатками данного устройства  вл ютс  его.сложность, обусловленна  необходимостью отдельного ирточника электропитани , и низкй  надежность из-за сбоев в работе при кратковременном пропадании напр жени  электропитани .The disadvantages of this device are its complexity due to the need for a separate power supply system, and low reliability due to failures in the short-term loss of power supply voltage.

Наиболее близким, по технической сущности к предложенному  вл етс  устройство дл  установки логических элементов в исходное состо ние, со- , держащее первый и второй транзисторы , включенные по схеме составного транзистора, и последовательную врем задающую RC-цепочку, включенную между шинами контролируемого источника напр жени , точка соединени  конденсатора и резистора RC-цепочки подключена к базе второго транзистора Сигнал установки логических элементов формируетс  при открывании рдного из транзисторов с помощью тока перезар дки конденсатора RC-цепочки 2.The closest to the technical essence of the proposed is a device for setting logic elements in the initial state, containing the first and second transistors connected according to the composite transistor circuit, and a sequential time specifying an RC-chain connected between the buses of the monitored voltage source , the connection point of the capacitor and the resistor of the RC-chain is connected to the base of the second transistor. The signal of setting the logic elements is formed when opening a large number of transistors using recharge current. capacitor RC-chain 2.

Claims (2)

Недостаток устройства - низка  надежность функционировани  при кратковременном пропадании напр жени  электропитани  или изменении его величины . 3 Цель изобретени  - повышение поверхности функционировани . Поставленна  цель достигаетс  тем,что в устройство, содержащее первый и второй транзисторы и после довательную врем задающую RC-цепочку , резистор которой соединен с общ шиной, введен пороговый элемент на стабилитроне, анод которого подключен к общей шине, а катод через пер вый и второй резисторы подключен соответственно к положительной шине источника электропитани  и к базе . первого транзистора, коллектор кото рого подключен через третий резисто к общей шине и к точке соединени  четвертого резистора с базой второ-, го транзистора, эмиттеры первого и второго транзисторов подключены соответственно к положительной шине и точника питани , и точке соединени  четвертого резистора с выводом конденсатора последовательной врем за дающей RC-цепочки, другой вывод которого соединен с коллектором второго 5 ющую транзистора, резистор брем задающеи RC-цепочки и выходной шиной. На чертеже Представлена принципиальна  схема предложенного устройства Устройство содержит первый 1, вто рой 2 и третий 3 токоограничивающие резисторы, четвертый резистор смещени  , врем задающий резистор 5 и ко денсатор 6 последовательной RC-цепоч ки, первый транзистор 7, второй (раз р дный) транзистор 8, стабилитрон 9 порогового элемента и выходную шину 10. Устройство работает следующим образом . При возрастании питающего напр жени  от нул  до номинального значени  стабилитрон 9 закрыт до того момента, пока питающее напр жение не превысит значение, достаточное дл  его пробо  и дл  работоспособ ности цифровых схем. После пробо  ст билитрона 9 открываетс  транзистор 7 и на его коллекторе формируетс  потенциал почти равный напр жению питани . При этом через ре.зисторы и 5 протекает зар дный ток конденсатора 6, формирующий на резисторе 5 и пульс установки. 9 При исчезновении напр жени  питани  или уходе его за порог срабатывани  стабилитрона 9 транзистор 7 закрываетс . При этом к эмиттеру разр дного транзистора 8 прикладываетс  положительное напр жение с конденсатора 6. Разр дный транзистор 8 открываетс  и конденсатор 6 разр жаетс  мерез него. Таким образом, возвращаетс  в исходное состо ние, и при повторном возрастании напр жени  питани  вновь будет сформирован импульс установки. Предложенное устройство по сравнению с известным обеспечивает высокую надежность и достоверность. Формула изобретени  Устройство дл  установки логических элементов в исходное состо ние, содержащее первый и второй транзисторы и последовательную врем задаRC-цепоыку , резистор которой соединен с общей шиной, отличающеес  тем, что, с целью повышени  надежности функционировани , введен пороговый элемент ни стабилитроне , анод которого подключен к общей шине, а катод через первый и второй резисторы подключен соответственно к положительной шине источника электропитани  и к базе первого тран-. зистора, коллектор которого подключен через третий резистор к общей шине И к точке соединени  четвертого резистора с базой второго транзистора , при этом эмиттеры первого и второго транзисторов подключены соответственно к положительной шине источника электропитани  и точке соединени  четвертого резистора с выводом конденсатора последовательной врем задающей RC-цепочки, другой вывод которого соединен с коллектором второго транзистора, резистором врем задающей RC-цепочки и выходной шиной. -Источники информации, прин тые.во внимание при экспертизе 1.Авторское свидетельство СССР № i 5036i, кл. Н 03 К 17/2t, 1973. The disadvantage of the device is low reliability of operation in case of short-term loss of power supply voltage or change of its value. 3 The purpose of the invention is to increase the surface functioning. The goal is achieved by the fact that the device containing the first and second transistors and the sequential time specifying the RC-chain, the resistor of which is connected to the common bus, has a threshold element on the zener diode, the anode of which is connected to the common bus, the resistors are connected respectively to the positive power supply bus and to the base. the first transistor, whose collector is connected via the third resistor to the common bus and to the connection point of the fourth resistor with the base of the second transistor, the emitters of the first and second transistors are connected respectively to the positive bus and the power supply point, and the connection point of the fourth resistor with a capacitor terminal time for the giving RC-chain, the other output of which is connected to the collector of the second 5-transistor, the resistor bursts the RC circuit and the output bus. Figure 1. Schematic diagram of the proposed device. The device contains the first 1, the second 2 and the third 3 current-limiting resistors, the fourth bias resistor, the time setting resistor 5 and the capacitor 6 of the consecutive RC chain, the first transistor 7, the second (row) transistor 8, the zener diode 9 of the threshold element and the output bus 10. The device operates as follows. As the supply voltage rises from zero to the nominal value, Zener diode 9 closes until the supply voltage exceeds a value sufficient for its breakdown and for the operability of digital circuits. After the breakdown of the 9 diode, the transistor 7 opens and a potential almost equal to the supply voltage is formed on its collector. At the same time through the resistors and 5 flows the charging current of the capacitor 6, which forms the impedance on the resistor 5 and the pulse. 9 When the supply voltage disappears or goes beyond the threshold of the zener diode 9, transistor 7 closes. In this case, a positive voltage is applied to the emitter of the discharge transistor 8 from the capacitor 6. The discharge transistor 8 opens and the capacitor 6 is discharged through it. Thus, it returns to its original state, and when the supply voltage rises again, the installation impulse will be generated again. The proposed device in comparison with the known provides high reliability and reliability. An apparatus for setting up logic elements in an initial state, comprising first and second transistors and a consecutive time for an RC circuit, the resistor of which is connected to a common bus, characterized in that, in order to improve the reliability of operation, a threshold element or a Zener diode is inserted, the anode of which connected to the common bus, and the cathode through the first and second resistors are connected respectively to the positive bus of the power supply and to the base of the first tran-. a resistor whose collector is connected via a third resistor to the common bus And to the connection point of the fourth resistor with the base of the second transistor, while the emitters of the first and second transistors are connected respectively to the positive power supply bus and the connection point of the fourth resistor to the output capacitor of the series RC time , the other output of which is connected to the collector of the second transistor, the time resistor of the master RC-chain and the output bus. - Sources of information, accepted. Attention in the examination 1. The author's certificate of the USSR № i 5036i, cl. H 03 K 17 / 2t, 1973. 2.Авторское свидетельство СССР № 718923, кл. Н 03 К 17/28, 1930.2. USSR author's certificate number 718923, cl. H 03 K 17/28, 1930. fifi гg isoiso -0 +-0 + ВAT SS 10ten
SU802995480A 1980-10-23 1980-10-23 Device for setting logic elements into initial state SU966899A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802995480A SU966899A1 (en) 1980-10-23 1980-10-23 Device for setting logic elements into initial state

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802995480A SU966899A1 (en) 1980-10-23 1980-10-23 Device for setting logic elements into initial state

Publications (1)

Publication Number Publication Date
SU966899A1 true SU966899A1 (en) 1982-10-15

Family

ID=20922799

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802995480A SU966899A1 (en) 1980-10-23 1980-10-23 Device for setting logic elements into initial state

Country Status (1)

Country Link
SU (1) SU966899A1 (en)

Similar Documents

Publication Publication Date Title
US3831039A (en) Signal recognition circuitry
EP0010882A1 (en) A switching circuit
US2933625A (en) Multiple delay circuit
US3105197A (en) Selective sampling device utilizing coincident gating of source pulses with reinforce-reflected delay line pulses
US4377835A (en) Recovery protection device for a thyristor valve
US4155113A (en) Protective circuit for transistorized inverter-rectifier apparatus
GB1030479A (en) A detector of pulses exceeding a predetermined length
US4365164A (en) Vital contact isolation circuit
US4054804A (en) Bipolar charging and discharging circuit
SU966899A1 (en) Device for setting logic elements into initial state
US3735154A (en) Disabling circuit having a predetermined disabling interval
US3495217A (en) Digital data transmission apparatus
US3475619A (en) Electrical coded-pulse generator for marine signals
US3659214A (en) Pulse regenerating circuit
US3665207A (en) Pulse generator
US2566827A (en) Pulse lengthening circuit
GB1326560A (en) Signal transition-responsive circuits
US3671774A (en) Zero recovery time two transistor multivibrator
US3171036A (en) Flip-flop circuit with single negative resistance device
US3309688A (en) Pulse width fault detection apparatus
ATE29634T1 (en) CIRCUIT ARRANGEMENT FOR POTENTIAL-FREE DETECTION OF BINARY ELECTRICAL SIGNALS.
SU1272496A1 (en) Pulse generator operating on switching supply voltage
GB1217491A (en) Improvements in or relating to automatic gain control circuits
SU1721804A1 (en) Control pulse driver
SU900450A1 (en) Transistorized switching device