SU966891A1 - Voltage-to-code converter with automatic scaling - Google Patents

Description

Изобретение относитс  к вычислительной технике.The invention relates to computing.

Известен преобразователь напр жение - код с автомаЬитабированием, содержащий блок выбора пределов, выход которого через усилитель соединен с первым входом блока сравнени , второй вход которого через преобразователь код - напр жение соединен с выходами счетчиков импульсов, входы которых соединены с выходом блока сравнени , и с первым входом блока управлени , второй вход которого соединен с выходом генератора импульсов и с входом ключа, управл ющий вход которого соединен с управл ющим выходом блрка сравнени , а выход через последовательно соединенные счетчики импульсов соединен с третьим входом блока управлени ,выход которого соединен с входом блока выбора пределов 1 .A known voltage converter is a code with auto-calibration, which contains a limit selection block, the output of which is connected via an amplifier to the first input of a comparison unit, the second input of which is through a converter code-voltage is connected to the outputs of pulse counters, the inputs of which are connected to the output of the comparison unit, and the first input of the control unit, the second input of which is connected to the output of the pulse generator and to the key input, the control input of which is connected to the control output of the comparison block, and the output through The connected pulse counters are connected to the third input of the control unit, the output of which is connected to the input of the limit selector 1.

Недостатком устройства  вл етс  низкое быстродействие.The disadvantage of the device is low speed.

Известен преобразователь напр жение - код с автомасштабиррванием, содержасдай триггер режима работы, выходы которого соединены с входом блока синхронизации, выходы которого подключены к входам поразр дногоA known voltage converter is a code with autoscaling, containing an operation mode trigger, the outputs of which are connected to the input of the synchronization unit, the outputs of which are connected to the inputs of the bit

преобразовател  и распределител  импульсов , выходы которого соединены с первыми входами блока совпадений,a converter and a pulse distributor, the outputs of which are connected to the first inputs of the coincidence unit,

г вторые входы которого подключены кg whose second inputs are connected to

выходам блока вентилей, а выходы к входам блока входных резисторов, счетчика пор дка, триггера режима работы, двух старших разр дов пораз л р дного преобразовател , выходы которых соединены с первыми входами блока вентилей, вторые входы которых подключены к выходам нуль-органа поразр дного преобразовател  DZJ. the outputs of the valve block, and the outputs to the inputs of the input resistors block, the order counter, the operating mode trigger, the two most significant bits of the nearby inverter, the outputs of which are connected to the first inputs of the valve block, the second inputs of which are connected to the outputs of the zero-body of the same DZJ converter.

15 Недостатком устройства  вл етс  низкое быстродействие.15 The disadvantage of the device is low speed.

Цель изобретени  - повышение быстродействи .The purpose of the invention is to increase speed.

Указанна  цель достигаетс  тем,This goal is achieved by

20 то в преобразователь напр жение - код с автомасштабированием, содержащий поразр дный преобразователь , первый вход которого Ьэединен с выходом блока входных резисторов,20 then to voltage converter - an autoscaling code containing a bit converter, the first input of which is connected to the output of the input resistor unit,

25 второй вход - с первым выходом блока синхронизации, а выходы через блок вентипей соединены с первым входом блока совпадени , второй вход кото .рого через распределитель импульсов25, the second input is with the first output of the synchronization unit, and the outputs through the ventilation unit are connected to the first input of the coincidence unit, the second input of which is through the pulse distributor

Claims (2)

30 соединен с вторым выходом блока синхрониэадии , а первый и второй выходы - соответственно с первым вхо дом счетчика пор дка - входом триггера режимов работы, выход которого соединен с управл ющим входом блок синхронизации, введены шифратор и блок запрета, выход которого соеди нен с входом блока входных резисто ров, первый вход - с третьим выходом блока синхронизации,.второй вход - с„выходом счетчика пор дка, второй вход которого соединен с. -четвертым выходом блока синхрониза ции, причем вход шифратора соединен с третьим выходом блока совпадени , а выход ,- с третьим входом поразр дного преобразовател , На чертеже приведена структурнг1  электрическа  схема устройства Устройство содержит счетчик 1 пор дка и блок 2 входных резисторов поразр дный преобразователь 3, блок 4 синхронизации, триггер 5 режима работы, распределитель 6 импульсов блок 7 совпадени , шифратор 8, триг гер 9 знака и нуль-орган 10 поразр  ного преобразовател  3, блок 11 вен тилей, блок 12 запрета. Устройство работает следующим образом. Полный цикл рабо1ы устройства со стоит из трех основных операций: определени  масштаба входного сигнала; переключени  2; поразр дного преобразовани  входного сиг нала, приведенного к номинальному пределу поразр дного преобразовател . Дл  уменьшени  суммарного времени , преобразовани  определение масштаба производитс  без коммутации . блока,2 путем сравнени  входного напр жени  с р дом контрольных напр жений , формируемых поразр дным преобразователем 3. В начальный момент счетчик 1, по разр дный преобразователь 3, триггер 5, распределитель 6 устанавливают в исходное состо ние, блок 2 в положение минимального коэффициен та передачи (во избежание возможной перегрузки нуль-органа 10), а счетчик 1. отключают от блока 2 путем подачи логического нул  с выхода блока 4 на вход блока 12. входной сигнал подаетс  на блок . 2 и с его выхода поступает на вхрд поразр дного преобразовател  3. Первым тактом блока 4 знаковый разр д (триггер 9) по сигналу нульоргана 10 устанавливаетс  в положение , соответствующее пол рности вхо ногр напр жени . При положительном входном напр жении втором тактом блока 4 распределитель 6 через блок 7 и шифратор 8 включает разрчды поразр дного преобразовател  3, формиру  положительное первое контрольное напр жение, соответствующее границе минимального масштаба. Если входной сигнал, прошедший через блок 2, больше контрольного напр жени , то выходной сигнал нуль-органа 10 через блок 11 и блок 7 увеличивает на единицу состо ние счетчика 1. Третьим тактом блока 4 распределитель 6 через блок 7 и шифратор 8 включает разр ды поразр дного преобразовател  3, формиру  второе контрольное напр жение, соответствующее границе следующего масштаба. Далее работа устройства происходит аналогично описанному выше до тех пор, пока очередное контрольное напр жение не станет, больше сигнала на выходе блока 2. Следующим тактом блока 4 распределитель 6.через блок 7 с учетом сигнала нуль-органа 10, прошедшегочерез блок 11, переключает триггер 5 в состо ние поразр дного преобразовани  в счетчике 1 остаетс  зафиксированным номер выбранного масшт4ба , и операци  определени  масштаба входного сигнала Заканчивает-, crt. Последующим тактом блока 4 подаетс  разрешение на блок 12, и блок 2 устанавливаетс  в положение, соответствующее коду счетчика 1 (выбранному масштабу преобразовани ). Входное напр жение, приведенное к уровню поразр дного преобразовател  3, поступает на нуль-орган 10, и по сигналам блока 4 происходит процесс поразр дно го преобразовани  напр жени  в код. Окончательный результат работы устройства состоит из кода пор дка (в счетчике 1) и кода числа (в поразр дном преобразователе 3). Если входное напр жение отрицательно , то результат его измерени  получаетс  в обратном коде. Работа устройства происходит аналогично описанному, но триггер 9 переключают в положение, соответствующее отрицательному входному сигналу, установка счетчика 1 производитс  инверсными сигналами, а шифратор 8 включае т; другие рочетани  разр дов поразр дного преобразовател 3 дл  получени  тех же абсолютных величин контрольных напр жений, но в отрицательной области. При выборе масштаба и поразр дном преобразовании коммутаци  блока 2 производитс  только один раз, в , результате чего повышаетс  быстродействие . Формула изобретени  Преобразователь напр жение - код с автомасштабированием, содержащий30 is connected to the second output of the synchronization unit, and the first and second outputs, respectively, to the first input of the order counter, the input of the mode trigger, the output of which is connected to the control input of the synchronization unit, an encoder and a prohibition unit, the output of which is connected to the input input resistors, the first input with the third output of the synchronization unit, the second input with the output of the order counter, the second input of which is connected to the. - the fourth output of the synchronization unit, the encoder input is connected to the third output of the matching unit, and the output, to the third input of the bit converter. The drawing shows the structure1 electrical circuit of the device. The device contains a 1-order counter and a block 2 of input resistors of the bit converter 3 , synchronization unit 4, operating mode trigger 5, pulse distributor 6, coincidence unit 7, encoder 8, character trigger 9 and null-body 10 of bitwise converter 3, fan unit 11, prohibition unit 12. The device works as follows. The full cycle of the device operation consists of three main operations: determining the scale of the input signal; switch 2; bit conversion of the input signal brought to the nominal limit of the bit converter. To reduce the total time, a scaling determination is performed without switching. block 2 by comparing the input voltage with a number of control voltages generated by a parallel converter 3. At the initial time, counter 1, along discharge converter 3, trigger 5, valve 6 is reset, block 2 is in the position of the minimum coefficient This transmission (to avoid possible overload of the null organ 10), and the counter 1. is disconnected from block 2 by supplying a logic zero from the output of block 4 to the input of block 12. The input signal is fed to the block. 2 and, from its output, enters the bit converter's internal converter 3. With the first clock of block 4, the sign bit (trigger 9) is set to the position corresponding to the polarity of the input voltage by the signal of the null body 10. With a positive input voltage of the second cycle of block 4, the valve 6 through block 7 and the encoder 8 turns on the bits of the bit converter 3, forming a positive first control voltage corresponding to the boundary of the minimum scale. If the input signal passing through block 2 is greater than the test voltage, then the output signal of the zero-organ 10 through block 11 and block 7 increases the state of counter 1 by one. By the third clock of block 4, valve 6 through block 7 and the encoder 8 turns on bits bit converter 3, forming the second test voltage corresponding to the boundary of the next scale. Next, the device operates as described above until the next test voltage is greater than the signal at the output of block 2. The next clock of block 4 is the valve 6. through block 7, taking into account the zero-organ signal 10, passed through block 11, switches the trigger 5, the one by one conversion state in counter 1 remains fixed to the number of the selected scale, and the input signal scale-out operation Ends-, crt. A subsequent clock of block 4 is applied to block 12, and block 2 is set to the position corresponding to the counter code 1 (selected scale of conversion). The input voltage, brought to the level of the bit converter 3, is fed to the null organ 10, and the signals of the block 4 are subjected to a bitwise process of converting the voltage into a code. The final result of the operation of the device consists of an order code (in counter 1) and a number code (in bit converter 3). If the input voltage is negative, the result of its measurement is obtained in the opposite code. The operation of the device is similar to that described, but the trigger 9 is switched to the position corresponding to the negative input signal, the installation of the counter 1 is performed with inverse signals, and the encoder 8 is turned on; other combinations of bit converter 3 for obtaining the same absolute values of control voltages, but in the negative region. When scaling is selected and in a time-converted manner, the switching of block 2 is performed only once, resulting in improved speed. Invention Voltage Transducer — An autoscale code containing поразр дный преобразователь, первый вход которого соединен с выходом блока -входных резисторов, второй вход - с первым выходом блока синхронизации , а выходы через блок вентилей соединены с первым входом блока совпадени , второй вход которого через распределитель импульсов соединен с Вторым выходом блока синхронизации , а первым и второй выходы - соответственно с первым входом счетчика пор дка и входом триггера режимов работы, выход которого соединен с управл ющим входом блока синхронизации, отличающийс  тем; что, с целью повышени  быстродействи , введены шифратор и блок запрета, выход которого соединен с входом блока входных резисторов, первый вход - с третьим выходом блока синхронизсщии, второй вход - с выходом счетчика пор дка , второй вход которого соединен с четвертым выходом блока синхронизации , причем вход шифратора соединен с третьим выходом блока совпадени , а выход - с третьим входом поразр дного преобразовател .A bit converter, the first input of which is connected to the output of the input resistors unit, the second input to the first output of the synchronization unit, and the outputs through the valve block are connected to the first input of the coincidence unit, the second input of which is connected to the Second output of the synchronization unit through the pulse distributor, the first and second outputs, respectively, with the first input of the counter of the order and the input of the mode trigger, the output of which is connected to the control input of the synchronization unit, different in that; that, in order to increase speed, an encoder and a inhibitor block are entered, the output of which is connected to the input of the input resistors block, the first input is with the third output of the synchronization block, the second input is with the counter output of the order, the second input of which is connected to the fourth output of the synchronization block, the input of the encoder is connected to the third output of the match block, and the output to the third input of the bit converter. Источники информации, прин тые во внимание при экспертизе 1. Цл ндин в.И. Цифровые электро измерительные приборы. М., Энерги ,Sources of information taken into account during the examination 1. Tsldink V.I. Digital electrical measuring instruments. M., Energie, 1972, с.250,рис.6-4.1972, p.250, fig.6-4. 2. Авторское свидетельство СССР 415802, кл Н 03 К 13/17, 1975 (прототип).2. USSR author's certificate 415802, cl H 03 K 13/17, 1975 (prototype).