Изобретение относитс к технике преобразовани цифровых сигналов в аналоговые и может быть использовано в частности в устройствах управлени многомерными объектами, например, металлорежущими станками, роботами. Известно устройство управлени про порциональными механизмами, содержащее цифро-аналоговый преобразователь блок адреса и блок пам ти, шины данных подсоединены к цифровым входам цифро-аналогового преобразовател , а его выход - к входу блока адреса, выходы которого подключены к соответствующим входам блока пам ти l . Недостаток этого технического решени заключаетс в малой динамической точности, обусловленной интегрирующим характером нагрузки в блоке пам ти. Известен также преобразователь код-аналог, содержащий источник опор ного напр жени , весовые сопротивлени , управл емый кодом коммутатор весовых сопротивлений, ключевые элементы , схему управлени ключевыми элементами , операционный усилитель, один вход которого подключен к допслиительному источнику опорного напр жени , второй вхбд - к выходу коммутатора весовых сопротивлений, а выход через разв зывающие диоды - к управл емым выводам соответствующих ключевых элементов 2 , Недостатки этого технического решени заключаютс в сложности технической реализации, требующей дополнительного источника опорного напр жени , в малой динамической точности, обусловленной интегрирующим характером нагрузки . Наиболее близким техническим решением к изобретению. вл етс устройство дл управлени пропорциональными механизмами, содержащее цифроаналоговый преобразователь, блок вычитани и последовательно соединенные блок пам ти и блок задани адреса з. Недостатком известного вл етс неудовлетворительна точность устройства . Цель изобретени - повышение точ ности устройства. Поставленна цель достигаетс те что устройство дл управлени пропорциональйыми механизмами содержит операционный усилитель, подключенны первым входом к выходу блока вычитани , вторым входом к выходу блока задани адреса, а выходом к входу блока пам ти, соединенного вторым выходом с первым входом блока вычитани , второй вход которогу подключен к выходу цифро-аналогового преобразовател . На чертеже изображена блок-схема устройства. Схема содержит цифро-аналоговый преобразователь 1, блок вычитани 2 операционный усилитель 3, блок пам ти 4 и блок задани адреса 5. Устройство работает следующим об разом. На вход устройства по шинам данных поступает кодовый эквивалент требуемого выходного сигнала управлени пропорциональным механизмом, при этом число разр дов кода данны равно (п-1) + 1, а п-й разр д предста лен сигналом знака. Кодова комбинаци сигналов на входе цифро-аналогового преобразова тел 1 формирует на его выходе напр жение ,, . где ди - масштабный коэффициент, соответствующий единице младшего, разр да кода да ных; а - значение i-ro разр да ко данных, равное 1 или 0; 2 - основание системы счисле ни ; {п+1) - число разр дов преобразо При а 1 ,ар,а ,... ,af| О значени сигнала UQ соответствует половине м симально возможного напр жени U, Поэтому при единичном уровне сигнал знака выходные сигналы преобразовател больше или равны Ug, а при нул вом - меньше UQ. Использование этог свойства, а также представление данных в дополнительном коде при нулевом уровне сигнала знака позвол ют сформировать относительно U симметрично измен ющеес напр жение. В первом такте на вход цифро-аналогового преобразовател 1 подаетс сигнал знака а, 1 и нулевое значение кода данных, сигналом адреса в блоке пам ти 4 подключаетс вход элемента пам ти, соответствующий второму выходу блока пам ти t, а в блоке задани адреса 5 на выходе формируетс нулевой уровень. Такое включение приводит к установлению на первом входе блока вычитани 2 сигнала, равного Ул. 6 каждом из последующих тактов на выходе блока вычитани 2 выдаетс сигнал разности между сигналами U и UQ , пол рность которого задаетс сигналом знака. Синхронно с формированием этого сигнала сигнал адреса порождает коммутацию соответствующего выхода блока пам ти k через блок задани адреса 5 на второй вход операционного усилител 3. Незначительное несовпадение уровней на его первом и втором входах формирует на выходе операционного усилител 5 в К раз большее напр жение (к - коэффициент усилени усилител 5)) которое вызывает интенсивное изменение напр жени на соответствующем выходе блока пам ти k (выходе устройства); .на выходе операционного усилител 3 устанавливаетс напр жение, поддерживающее требуемое значение выходного сигнала устройства . За счет формировани на выходе операционного усилител 3 в первый момент напр жени , значительно превышающего разность сигналов текущего И предыдущего тактов, врем установлени необходимого выходного сигнала устройства резко сокращаетс ,что повышает его динамическую точность.Статическа точность также повышаетс , так как .цепи первого и второго входов операционного усилител 3 практически не нагружают источники сигналов , поэтому коммутирующие элементы в блоке задани адреса 5 не искажают выходной сигнал - передают его с коэффициентом, равным единице; кроме того, отклонени в масштабе передачи в нагруженных цеп х блока пам ти компенсируютс выходным напр жением операционного усилител 3. ЭтоThe invention relates to a technique for converting digital signals to analog and can be used in particular in control devices for multidimensional objects, such as machine tools, robots. A control device is known about proportional mechanisms, which contains a digital-to-analog converter, an address block and a memory block, data buses are connected to digital inputs of a digital-analog converter, and its output is connected to an input of an address block, whose outputs are connected to the corresponding memory block inputs l. The disadvantage of this technical solution lies in the low dynamic accuracy due to the integrating nature of the load in the memory unit. A code-to-analog converter is also known, containing a voltage source, weight resistances, a code-controlled switch, weight resistances, key elements, a key element control circuit, an operational amplifier, one input of which is connected to a supplementary source voltage source, the second voltage source to the output of the switch, the weight resistances, and the output through isolating diodes to the controlled outputs of the respective key elements 2, the disadvantages of this technical solution are the complexity This technical implementation requires an additional source of voltage, in low dynamic accuracy, due to the integrating nature of the load. The closest technical solution to the invention. a device for controlling proportional mechanisms, comprising a digital-to-analog converter, a subtractor and a serially connected memory unit and an address setting unit h. A disadvantage of the known is the unsatisfactory accuracy of the device. The purpose of the invention is to improve the accuracy of the device. The goal is to ensure that the device for controlling the proportional mechanisms contains an operational amplifier connected by a first input to the output of the subtraction unit, a second input to the output of the address setting unit, and an output to the input of the memory unit connected by the second output to the first input of the subtracting unit, the second input connected to the output of a digital-to-analog converter. The drawing shows a block diagram of the device. The circuit contains a digital-to-analog converter 1, a subtraction unit 2, an operational amplifier 3, a memory unit 4, and an address setting unit 5. The device operates as follows. The code equivalent of the required control output signal by the proportional mechanism is input to the device through the data buses, with the number of code bits given equal to (n − 1) + 1, and the n – th bit represented by the sign signal. The code combination of the signals at the input of the digital-analogue conversion of the body 1 forms a voltage,, at its output. where di is the scale factor corresponding to the unit of the youngest, the data code bit; a is the value of the i-ro bit for data equal to 1 or 0; 2 - the base of the number system; (n + 1) is the number of bits transformed as a 1, ap, a, ..., af | The value of the signal UQ corresponds to half the minimum possible voltage U, Therefore, at a single level, the signal signal of the converter output signals is greater than or equal to Ug, and at zero, less than UQ. The use of these properties, as well as the representation of data in the additional code at a zero level of the signal signal, allow a symmetrically varying voltage to be formed relative to U. In the first cycle, the input of the D / A converter 1 is given a sign signal a, 1 and a zero data code value, the address signal in memory block 4 connects the input of the memory element corresponding to the second memory block output t, and in address address block 5 the output forms a zero level. This inclusion leads to the establishment at the first input of the subtraction unit 2 signals, equal to Ul. At each of the subsequent cycles, the output of the subtraction unit 2 generates a signal of the difference between the signals U and UQ, the polarity of which is given by the sign signal. Synchronously with the formation of this signal, the address signal generates the switching of the corresponding output of the memory block k through the address setting unit 5 to the second input of the operational amplifier 3. A slight discrepancy between the levels at its first and second inputs forms the output amplifier 5 times K times the voltage (to - the gain of the amplifier 5)) which causes an intense change in voltage at the corresponding output of the memory block k (device output); At the output of the operational amplifier 3, a voltage is set to support the desired value of the output signal of the device. Due to the formation at the output of the operational amplifier 3 at the first moment of voltage, significantly exceeding the difference between the signals of the current and previous clock cycles, the time required to establish the required output signal of the device is sharply reduced, which increases its dynamic accuracy. The static accuracy also increases, because the inputs of the operational amplifier 3 practically do not load signal sources, therefore, the switching elements in the address setting block 5 do not distort the output signal — they transmit it with a factor of nt equal to one; in addition, deviations in the scale of the transmission in the loaded circuits of the memory unit are compensated by the output voltage of the operational amplifier 3. This
свойство одновременно и снижает требовани к элементам пам ти блока пам ти Ц, что упрощает его техническую реализацию и позвол ет существенно повысить степень идентичности выходных сигналов устройства.This property simultaneously reduces the requirements for the memory elements of the memory block C, which simplifies its technical implementation and allows to significantly increase the degree of identity of the output signals of the device.