SU942028A1 - Signal synchronization device - Google Patents

Description

{5) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ СИГНАЛОВ{5) DEVICE FOR SYNCHRONIZING SIGNALS

II

ч Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в резервированных дискретных устройствах.The invention relates to automation and computing and can be used in redundant discrete devices.

Известно устройство дл  синхронизации сигналов, содержащее генератор тактовых импульсов, триггеры, элементы И, элемент ИЛИ, выход которого  вл етс  выходом устройства .A device for synchronizing signals is known, comprising a clock pulse generator, triggers, AND elements, an OR element, the output of which is the device output.

Недостаток данного устройства низка  помехоустойчивость, так как достаточно одного ложного срабатывани  триггера в одном из каналов, иf на выходе устройства по вл етс  ложный выходной сигнал.The disadvantage of this device is low noise immunity, since one false triggering in one of the channels is enough, and if the output of the device produces a false output signal.

Известно также устройство дл  синхронизации сигналов, содержащее в каждом канале триггеры, мажоритарные элементы, элементы И и И.ПИ и шины тактовых сигналов L2l.It is also known a device for synchronizing signals, containing in each channel triggers, majority elements, AND and I.PI elements and a bus of L2l clock signals.

Недостатком этого устройства  вл етс  низка  помехоустойчивость, так ,как в нулевое состо ние триггеры устанавливаютс  тактовыми импульсамиA disadvantage of this device is low noise immunity, as in the zero state the triggers are set by clock pulses.

через логические элементы. Это может привести к по влению ложного выходного сигнала при по влении помехи в двух каналах в разные циклы работы устройства. Кроме того, к недостаткам этого устройства относитс  его сложность, что снижает надежность устройства.through logical elements. This can lead to the appearance of a false output signal when interference occurs in two channels in different device operation cycles. In addition, the disadvantages of this device include its complexity, which reduces the reliability of the device.

Наиболее близким техническим решением к предлагаемому  вл етс  устЮ ройство дл  синхронизации сигналов, содержащее первые триггеры, первые элементы И, вторые элементы И, мажоритарные элементы, вторые триггеры, третьи элементы И .The closest technical solution to the proposed is a device for synchronizing signals, containing the first triggers, the first And elements, the second And elements, the majority elements, the second triggers, the third And elements.

1515

Недостаток известного устройства низка  достоверность результатов его работы, обусловленна  тем, что первый и второй триггеры устанавливаютс  в нулевое состо ние не тактовыми The disadvantage of the known device is low reliability of the results of its work, due to the fact that the first and second triggers are set to the zero state with no clock

20 имгогльсани непосредственно, а через элементы И. Поэтому первый и второй триггеры всех каналов устанавливаютг с  в нулевое состо ние только при20 imgoglsani directly, and through elements I. Therefore, the first and second triggers of all channels set the state to zero only when

наличии выходных сигналов. Это приводит к тому, что импульс помехи, поступающий через входную шину канала, устанавливает первый и второй триггеры этого канала в единичное состо ние,5 л ют И В случае прихода импульса помехи на вход другого канала даже через несколько циклов работы устройства устройство выдает ложные выходные сигналы (в случае трех каналов), хот  входные сигналы до этого и не поступали. Цель изобретени  - повышение дост оверности результатов работы устройства . Поставленна  цель достигаетс  те что в устройство дл  синхронизации сигналов, содержащее первые триггеры единичные входы которых соединены с выходами соответствующих первых эле ментов И, первые входы которых соеди нены с первыми входами устройства, единичные выходы первых триггеров соединены с первыми входами соответствующих вторых элементов И, вторые входы которых соединены с вторым вхо дом устройства, мажоритарные элементы , выходы которых соединены с единичными входами соответствующих вторых триггеров, единичные выходы кото рых соединены с первыми ;входа11и соответствующих третьих элементов И, соединенных вторыми входами с третьи входом устройства, выходами с соответствующими выходами устройства, введены лини  задержки и третий триг гер, первый и второй входы которого соединены соответственно с вторым и третьим входами устройства, а единич ный выход - с вторымиВходами первых элементов И, лини  задержки соединен входом с третьим входом устройства, выходом - с нулевыми входами вторых триггеров, причем выход каждого втор го элемента.И соединен с входом мажоритарного элемента, а нулевые входы первых триггеров соединены с вторым входом устройства. На чертеже дана структурна  схема устройства. Устройство содержит первые элемен ты И 1,первые триггеры 2, вторые элементы и 3, мажоритарные элементы И k вторые триггеры 5, третьи элементы И 6, выходы 7, третий триггер 8, линию 9 задержки, третий 10, второй 11 и первые 12 входы (шины).presence of output signals. This leads to the fact that the interference pulse coming through the input bus of the channel sets the first and second triggers of this channel to one state, 5 they are AND, In the case of the arrival of an interference pulse to the input of another channel, even after several device operation cycles, the device gives false output signals (in the case of three channels), although no input signals have been received before. The purpose of the invention is to increase the availability of the results of the operation of the device. The goal is achieved by the fact that in the device for synchronizing signals, containing the first triggers, the single inputs of which are connected to the outputs of the corresponding first elements AND, the first inputs of which are connected to the first inputs of the device, the single outputs of the first triggers And, the second the inputs of which are connected to the second input of the device, the majority elements, the outputs of which are connected to the single inputs of the corresponding second triggers, the single outputs of which connected to the first; inputs 11 and the corresponding third elements I, connected by the second inputs to the third input of the device, outputs to the corresponding outputs of the device, delay lines and the third trigger, the first and second inputs of which are connected to the second and third inputs of the device, are entered, and the single output - with the second Inputs of the first elements And, the delay line is connected by the input to the third input of the device, the output - to the zero inputs of the second triggers, and the output of each second element. And connected to the input by the majority th element, and the zero input of the first flip-flops are connected to the second input device. The drawing is a block diagram of the device. The device contains the first elements And 1, the first triggers 2, the second elements and 3, the majority elements And k the second triggers 5, the third elements And 6, the outputs 7, the third trigger 8, the delay line 9, the third 10, the second 11 and the first 12 inputs (tires).

Устройство работает следующим образом .The device works as follows.

Claims (3)

Входные синхронизируемые сигналы, поступающие на входы 12, представсобой пр моугольные импульсы определенной длительности, передние фронты которых могут поступать на разные входы устройства с некоторым рассогласованием во времени. Задача устройства синхронизации.- выдать выходные сигналы по всем выходам 7 одновременно , с частотой следовани  тактовых импульсов по входам 10 и 11. Исходное состо ние триггеров 2, 5 и 8 - нулевое. Тактовый импульс от первой шины тактовых импульсов 10 устанавливает триггер 8 в единичное состо ние, и высокий потенциал с его единичного выхода открывает первые элементы И 1 дл  прохода входных сигналов на первые триггеры 2. Входные сигналы устанавливают первые триггеры 2 в единичное состо ние, и тактовым импульсом от второй шины тактовых импульсов 11, поступающим на второй вход вторых элементов И 3, информаци  от триггеров 2 передаетс  на .входы мажориторных элементов . Этим же тактовым импульсом триггер 8 переводитс  в нулевое состо ние и запрещает прохождение на входы первых триггеров 2 любых сигналовJ в том числе помех, поступающих по входным шинам 12 устройства . Триггеры 2 необходимы дл  запоминани  входных сигналов перед предварительной их синхронизацией тактовыми импульсами, поступающими со входа 11 на входы элементов И 3. Предварительна  синхронизаци  необходима дл  одновременного поступлени  сигналов на все входы мажоритарных элементов k, так как рассогласование во времени входных сигналов мажоритарных элементов И может привести к неправильным сигналам на их выходах. При совпадении сигналов на двух или трех входах мажоритарных элементов на их выходах формируютс  сигналы, устанавливающие вторые триггеры 5 в единичное состо ние. Потенциалы с единичных выходов вторых триггеров 5 поступают на первые входы третьих элементов И 6. Импульс с первой шины тактовых импульсов 10 поступает на вторые входы третьих элементов И 6, выдел ет на их выходах синхронно во всех каналах импульсы ,  вл ющиес  выходными сигналами устройства. Триггеры 6 необхоДИМЫ дл  запоминани  выходных сигналов мажоритарных элементов k, которые могут быть рассогласованы по времени, а форма их искажена после их передачи через элементы 3 и . Лини  задержки 9 необходима дл  того, чтобы импульс с первой |шины тактовых импульсов 10 успел пройти через третий элемент И и только после этого (этим же импульсом ) вторые триггеры 5 став тс  в нулевое состо ние. Поэтому задержка тактового импульса линией 9 задержки должна быть незначительной . Первые триггеры 2 и вторые триггеры 5 устанавливаютс  в нулевое со сто ние тактовыми импульсами непосредственно (а не через логические элементы, как это делаетс  в извест ном устройстве). Если в некотором такте работы устройства импульс помехи переведет один из триггеров 2 или 5 в единичное состо ние, то следующим тактовым импульсом еще до перехода триггера 8 в единичное состо ние , упом нутые триггеры 2 и 5 установ тс  в нулевое состо ние. Кроме того, первые элементы И 1, через которые поступают входные сиг налы, открыты, не непрерывно, а тол ко на врем , когда триггер 8 находитс  в единичном состо нии. Это уменьшает веро тность поступлени  импульсов помех по входным шинам 12 устройства. Врем  пребывани  дополнительного триггера 8 в единично состо нии зависит от времени рассог ласовани  входных сигналов, которые нужно синхронизировать. Остальное врем  триггер 8 находитс  в нулевом состо нии. Наличие линии 9 задержки и триггера 8 и их соответствующее включение позвол ет по сравнению с прототипом уменьшить веро тность поступлени  импульсов помех по входным шинам устройства. Предлагаемое устройство дл  синхронизации сигналов по сравнению с прототипом имеет более высокую помехоустойчивость. 8 ЧТО повышает достоверность результатов работы устройства. Формула изобретени  Устройство дл  синхронизации си|- налов, содержащее первые триггеры, единичные входы которых соединены с выходами соответствующих первых элементов И, первые входы которых, соединены с первыми входами устройства , единичные выходы первых триггеров соединены с первыми входами соответствующих вторых элементов И, вторые входы которых соединены с вторым входом устройства, мажоритарные элементы, выходы которых соединены с единичными входами соответствующих вторых триггеров, единичные выходы которых соединены с первыми входами соответствующих третьих элементов И, соединенных вторыми входами с третьим входом устройства, выходами-с соответствующими выходами устройства, отличающеес  тем, что, с целью повышени  достоверности работы устройства, в него введены лини  задержки и третий триггер, первый и второй входы которого-соединены соответственно с вторым и третьим входами устройства, а единичный выход - с вторыми входами первых элементов И, лини  задержки соединена входом с третьим входом устройства , выходом - с нулевыми входами вторых триггеров, причем выход каждого второго элемента И соединен с соответствующим входом каждого мажоритарного элемента, а нулевые входы первых триггеров соединены с вторым входом устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 560218, кл. G Об F /Q, 1977. The input synchronized signals arriving at the inputs 12 are representative of rectangular pulses of a certain duration, the leading fronts of which can arrive at different inputs of the device with a certain time error. The task of the synchronization device. Is to output the output signals on all outputs 7 simultaneously, with the frequency of the clock pulses following the inputs 10 and 11. The initial state of the triggers 2, 5 and 8 is zero. The clock pulse from the first clock pulse bus 10 sets the trigger 8 to a single state, and a high potential from its single output opens the first AND elements 1 for passing the input signals to the first triggers 2. The input signals set the first triggers 2 to a single state, and clock the impulse from the second bus of the clock pulses 11 arriving at the second input of the second elements I 3, information from the flip-flops 2 is transmitted to the inputs of the major element. By the same clock pulse, trigger 8 is transferred to the zero state and prohibits the passage to the inputs of the first triggers 2 of any signals, including interference coming through the input buses 12 of the device. Triggers 2 are necessary for storing input signals before their preliminary synchronization by clock pulses coming from input 11 to inputs of elements AND 3. Pre-synchronization is necessary for simultaneous arrival of signals to all inputs of the majority elements k, since the time error of the input signals of the majority elements And may result to the wrong signals on their outputs. When the signals coincide at two or three inputs of the majority elements, signals are formed at their outputs that establish the second triggers 5 in a single state. The potentials from the single outputs of the second triggers 5 are fed to the first inputs of the third elements AND 6. The pulse from the first bus of the clock pulses 10 goes to the second inputs of the third elements AND 6, and at their outputs synchronously pulses the output signals of the device in all channels. The triggers 6 are necessary for storing the output signals of the majority elements k, which can be mismatched in time, and their shape is distorted after their transmission through elements 3 and. The delay line 9 is necessary so that the pulse from the first | bus clock of the pulse pulses 10 has time to pass through the third element AND only after that (with the same pulse) the second triggers 5 are put into the zero state. Therefore, the delay of the clock pulse line 9 delay should be negligible. The first triggers 2 and the second triggers 5 are set to zero state with clock pulses directly (and not through logic elements, as is done in the known device). If, in a certain operation cycle of the device, the interfering impulse transfers one of the triggers 2 or 5 to one state, then by the next clock impulse, even before the trigger 8 goes to one state, the above triggers 2 and 5 will be set to the zero state. In addition, the first elements AND 1, through which the input signals arrive, are open, not continuously, but only for the time when the trigger 8 is in a single state. This reduces the likelihood of interference impulses arriving at the device input buses 12. The residence time of the additional trigger 8 in a single state depends on the resaturation time of the input signals to be synchronized. The rest of the time the trigger 8 is in the zero state. The presence of delay line 9 and trigger 8 and their corresponding inclusion allows, compared with the prototype, to reduce the likelihood of interference pulses through the input buses of the device. The proposed device for synchronizing signals as compared with the prototype has a higher noise immunity. 8 THAT improves the reliability of the results of the device. The invention of the device for synchronizing the si-channels, containing the first triggers, the single inputs of which are connected to the outputs of the respective first And elements, the first inputs of which are connected to the first inputs of the device, the single outputs of the first triggers And, the second inputs which are connected to the second input of the device, the majority elements, the outputs of which are connected to the single inputs of the respective second triggers, the single outputs of which are connected to the first and the inputs of the corresponding third elements And connected by the second inputs with the third input of the device, the outputs with the corresponding outputs of the device, characterized in that, in order to increase the reliability of the device, it introduces a delay line and a third trigger, the first and second inputs of which are connected respectively, with the second and third inputs of the device, and the single output - with the second inputs of the first elements AND, the delay line is connected by the input to the third input of the device, the output - to the zero inputs of the second triggers, and m the output of each second element And is connected to the corresponding input of each major element, and the zero inputs of the first triggers are connected to the second input of the device. Sources of information taken into account during the examination 1. USSR author's certificate No. 560218, cl. G On F / Q, 1977. 2.Авторское свидетельство СССР № 520593, кл. G Об F 11/00, 1976. 2. USSR author's certificate number 520593, cl. G About F 11/00, 1976. 3.Авторское свидетельство СССР № 378830, кл. G Об F 11/00, 1973 (прототип).3. USSR author's certificate number 378830, cl. G About F 11/00, 1973 (prototype).