SU942020A1 - Устройство микропрограммного управлени - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и предназначено дл  работы в центральном процессоре быстродействующих ЭВМ с уровн NM совмещени  выполнени  команд (п конечное число уровней совмещени  выполнени  команд).

Известно устройство мг кропрограммного управлени , содержащее группы элементов И/ ИЛИ, НЕ, блоки основной пам ти микропрограмм. Из блоков основной и дополнительной глм ти микропрограмм через элементы И, ИЛИ микрокоманда выбираетс на обвдай регистр микрокоманд. Увеличение производительности достигаетс  путем совмещенного выполнени  последней микрокоманды из последовательности микрокоманд, необходимой дл  выполнени  системной команды, с обращением к первой микрокоманде последовательности . следующей системной команды 1 .

Недостатком такого устройства  вл етс  то, что оно обеспечивает только двухуровневое совмещение.Это не позвол ет достигнуть высокой скорости обработки команд, требуемой в больших вычислительных системах.

Наиболее близким к предлагаемому  вл етс  устройство микропрограм-

много управлени , предназначенное дл  работы в составе процессора с трем  уровн ми совмещени  команд.Это устройство;содержит группы элементов И, ИЛИ, НЕ, блоки основной и дополнительной пам ти.микропрограмм, первый и второй регистры адреса, регистры кода операции первой команды и второй команды, регистры

10 основной и дополнительной микрокоманд и узел модификации адреса микрокоманды . Из двух блоков основной и дополнительной пам ти микропрогралпл синхронно звыбираютс  две микро15 команды. Действи , завис щие от кода операции системной команды, управл ютс  основной микрокомандой, а действи , завис щие от такта выполнени  команды, управл ютс  микрокомандой, выбираемой из дополнительной пам ти микропрограмм. Система адресации микрокоманд обеспечивает обращение к основной или дополнительной пам ти микропрограмм без потери времени 2.

К недостаткам известного устройства относитс  то, -что в дополнительной пам ти микропрограмм необ30 ° имо дл  каждого случа  выполнени  команд (с совмещением выполнени  трех комйнд, двух команд и без совмещени ) иметь свой образ микрокоманда. Это существенно увеличивает емкость пам ти микропрограмм и затрудн ет микропрограммирование По этой прич не нецелесообразно использовать та (кое устройство в центральном процес . соре с числом уровнейсовмещени  вы полнени  команд больше трех, KipoMe того, расширение состава выполн емых команд невозможно без увеличени  объема пам ти микропрограмм , объема оборудовани  устройства микропрограммного управлени  и процессора. Цель изоб }етени  - уменьшение оборудовани  и упрощение микропрограммировани  дл  процессора с количеством уровней совмещени  больше трех. Поставленна  цель достигаетс  тем, что в устройство микропрограммного управлени , содержащее коммутатор адреса микрокоманд, пам ть микропрограмм, пам ть койстант, регистр адреса микрокоманд, регистр микроком 1НД, причем первый вход ком мутатора адреса . вл етс  входом адpecHKtx констант процедур устройства второй и третий входы коммутатора адреса подключены к выходам первой |И второй секций регистра микрокоманд соответственно, а входы первой и второй секций регистра микрокоман соединены соответственно с выходами первой и второй секций пам ти микропрограмм , входы которых подключен соответственно к выходам первой и второй секций регистра адреса микро команд, входы которых соединены соответственно с первым и вторым выходами коммутатора адреса, введены блок приоритета, шифратор, адреса первой микрокоманды, 3,4,.-. п секции регистра адреса микрокоманд,3,4...п .секции пам ти микрокоманд, 3,4,...п секции регистра микрокоманд, причем входы блока приоритета  вл ютс  вхо дами запросов процедур .устройства, а выход блока приоритета соединен с четвертым входом коммутатора адреса п тый вход которого подключен к выходу шифратора адреса первой микрокоманды , шэстой вход - к выходу первой секции пам ти констант, вход 1 секций которой соединены с группой п входов кбда операции устройст1ва , а вход первой секции подключе к входу шифратора, выходы пам ти ко стант  вл ютс  выходами констант устройства, 3,4,...п выходы коммута тора подключены соответственнс5 к входам 3,4,...п секций регистра адреса микрокоманд, выходы которых соединены соответственно с входами 3,4,.. . i секций пам ти микропрограм выходы которых подключены соответст венно к входам 3, 4.... п секций регистра микрокоманд, выходы которого подключены соответственно к группе входов коммутатора и  вл ютс  выходами микрокоманд устройства. На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 состав микрокоманды. Устройство состоит из пам ти 1 констант, блока 2;приоритета,, шифратора 3 адреса первой микрокоманды, коммутатора 4 адр.еса микрокоманд, регистра 5 адресов микрокоманд, пам ти 6 микропрограмм, регистра 7 лОТкрокоманд, входов 8 запросов процедур устройства, входов 9 адресных констант процедур, входов 10 кодов операций. Устройство предназначено дл  обработки команд типа прин тых в ЕС ЭВМ, процедур восстановлени  по контролю, обработки прерываний,таймерной и пультовых операций. Рассмотрим работу предлагаемого устройства, ограничившись четырьм  уровн ми Совмещени  команд, на примере выполнени  команды формата РХ. Команда формата РХ (например, сложение с фиксированной точкой) выполн етс  в процессоре за восемь машинных тактов (каждый из которых выполн етс  на определенном уровне совмещени ): ТО - такт работы блока 2 приоритета обслуживани  запросов на выполнение в процессоре процедур восстановлени  по контролю, обработки прерывани , пультовой (сервисной) операции, таймерной операции или команды . Т1 - такт выборки команды из буфера командных слов - и расшифровки команды. Т2 - такт модификации адреса. В этом такте модифицируетс  адрес обреицени  в главную пам ть. Разновидностей действий, вьшолн емых в этом такте - четыре. Эти четыре типа действий инициируютс  схемными приказами , полученными на основании кода операции команды на шифраторе 3 адреса первой микрокоманды в такте Т1. ТЗ - такт трансл ции адреса. В такте ТЗ производитс  преобразование логического адреса в абсолютный, если задан режим переадресации и выдаетс  запрос в буферную (главную) пам ть. i . Т4 - такт работы буферной пам ти. Т5 - такт получени  операндов из буферной (главной) пам ти и из локальной пам ти процессора и передачи их в операционное устройство. Т6 - такт работы операционного устройства. Т7 - такт записи результата операции в местную пам ть процессора. Допустим, что такты ТО, Т1 вьтол н ютс  йа нулевом уровне Т2 и ТЗ на первом уровне, Т4 и Т5 - на втор уровне, Тб и Т7 - на третьем уровне совмещени  выполнени  команд. Микрооперации тактов ТО, Т1 управл ютс  схемно, все остальные микропрограммно . Соответственно количеству уровней, управл емых микро программно, пам ть 1 констант, регистр 5 адресов микрокоманд, пам ть б микропрограмм и регистр 7 микрокоманд разбиты на такое же количест во секций. Микрокоманды, управл ющие действи ми кажда  на своем уровне, петлещаютс  в соответствующую секцию регистра 7 микрокоманд. Все микрокоманды состо т из пол  испрлнительно части (фиг.2). На каждом из уровней работают разные единицы оборудовани процессора, что позвол ет не дублир вать исполнительные пол  микрокоманд разных уровней.. Исключение сос тавл ет лишь поле управлени  локаль ной пам тью процессора, обращение к которой возможно на каждом из уровней в различных полутактах. Конфлик ты по обращению в локальную пам ть разрешаютс  схемно в тактах ТО и Т1 В совмещенном режиме ш полнени  команд на уровн х выполн ютс  одновре менно четыре команды. Если дл  выполнени  какой-либо команды требуетс  больше восьми тактов, то в такте Т2 этой команды устанавливаетс  блокировка входа приоритетной схемы 2 в коммутатор адресов микрокоманд, и оборудование процессора монополизируетс  данной командой . Блокировка снимаетс  одной из микрокоманд данной команды, после чего восстанавливаетс  совмещенное выполнение команд. Формирование адреса каждой следующей микрокоманды делаетс  одним из трех способов: при помощи безусловного перехода; при помощи условного перехода и при помощи перехода по регистру. При безусловном переходе адрес следующей микрокоманды находитс  в поле 14 слова микрокоманды (фиг.2). При условном переходе адрес следующей микрокоманды.формируетс  из содержимого пол  14 (фиг.2) и услови - перехода, приведенного к состо нию разр дов регистра 5 адреса микрокоманды. При переходах по регистру адрес следующей микрокоманды либо находитс  на некотором регистре (безусловный переход по регистру), либо формируетс  из содержимого такого регистра и услови  перехода (условный переход по регистру). Номер сек14ии пам ти 6 микропрограмм , к которой нужно обратитьс  за следующей микрокомандой, помещаетс  в поле 12 (фиг.2) микрокоманды.. Это же поле осуществл ет управление передвижением командной.информации с уровн  на уровень. Наличие условного перехода и перехода по регистру идентифицируетс  полем 13 (фиг.2}. Содержимое полей 12, 13 и 14 микрокоманды поступает в коммутатор 4 адресов микрокоманд. Обращение в первую секцию пам ти б микропрограмм за первой микрокомандой начинаетс  в такте Т2. Весь состав команд по количеству различных тактов ТЗ разбит на шестнадцать групп. Поскольку в такте ТЗ выполн етс  перва  микрокоманда каждой команды, то все первые микрокоманды всех команд сведены в пам ти б микропрограмм в отдельную зону из шестнадцати слов, адрес которой фиксирован, а четырехразр дный адрес внутри зоны формируетс  схемно на шифраторе 3 адреса в такте Т2 на основании кода операции первого уровн , поступающего по лини м кодов операций 10. По этому же коду операции происходит обращение в первую секцию пам ти 1 констант за адресной константой следующей микрокоманда}. 8пам ти 1 констант хран тс  признаки , завис щие рт кодов операций выполн ег зх команд и необходимые при их выполнении, например признак привилегированности выполн емой команды , длины операндов, признак выполнени  команд в .несовмещенном режиме и т.д. Обращение к секци м пам ти 1 констант происходит по коду операции команды соответствующего уровн . В такте ТЗ одновременно с выполнением первой микрокоманды производитс  выборка второй микрокомандыпо адресу, сформированному на входе пам ти 1 констант. Последующие микрокоманды выбираютс  по адресам,формируемым одним из указанных выше способов. Выработка первых микрокоманд обработки таких .процедур, как прерывание , пультовые и таймерные операции, восстановление по контролю происходит при помощи перехода по регистру к адресным константам первых микрокоманд , формируемым в узлах процессора и поступающим по входным лини м 9адресных констант процедур в коммутатор 4 адресов микрокоманд под управлением сигналов, выработанных блоком 2 приоритета на основании запросов, поступающих по лини м 8 входов запросов устройства. При организации переходов с уровн  на уровень при совмещенном выполнении команд, руководству сь принципом концептуальности иьтолнени  команд, разрешаютс  следующие переходы: с каждого из уровней на следующий, предьадущий, на тот же самый и на первый. В частных случа  не все,возможные переходы необходимы Например, дл  случа  п 4 оказывает с  необ зательным переход с третьего на второй уровень.; В общем случае нет необходимости пам ть б микропрограмм делить на равные по объему секции. В рассматриваемом случае rii:4r например, перва  секци  микропрограмм вдвое больше второй и треть ей секций. Это относитс  и к пам ти 1 констант и к регистру 7 микрокоманд и к регистру 5 адресов микрокоманд . Таким Образом, предлагаемое техническое решение обеспечивает существенное сокращение требуемого объема пам ти микропрограмм по сравнению с прототипом. В св зи с тем, что при разделении пам ти микропрограмм на секции, кажда  из которых управл ет действи ми, выполн емыми на определенном уровне, исчезает необходимость в дублиров.ании упЕ)авл ющих полей в микрокомандах и количес ва самих микрокоманд в зависимости от возможных вариантов совмещений в выполнении операций. Произведем количественную оценку уменьшени  объема пам ти микропрограмм в сравниваемых вариантах. . Представим весь объем требуемой пам ти микропрограмм (V) в виде сумм двух составл ющих: части пам ти микропрограмм (), управл ющей совмещаемыми действи ми в процес .соре, объем которой зависит от организации устройства.микропрограммного управлени  и количества уровней совмещени  , и части пам ти микропрограмм (Vpons-k ) котора  управл ет несовмещаемыми действи ми и не зависит от количества уровней и структуры устройства микропрограммного управлени . V Vvar + (1) Длину одной микрокоманды условно представим в виде г ЕИ + Bq, (2) где ly- суммарна  длина полей,определ ющих выполн емые по данной микрокоманде действи  , в.узлах процессора (исполни тельна  часть), величина 2 зависит от организации пам ти 1«1кропрограмм и количества уровней совмещени  (п) , управл емых микропрограммно 20 - суммарна  длина полей, составл ющих , в основном, адрес ную часть микрокоманды,независ ща  от варианта структуры пам ти микропрограмм и уровней совмещени . При сравнении двух вариантов организации .устройства микропрограммно го управлени  (1 - предлагаемое техническое решение, 2 - 2) по требуемому объему пам ти микропрограмм исходим из следующих предположений: а)в обоих вариантах микропрограммно управл ютс  одни и те же действи  процессора, как совмещаемые,так и несовмещаемые, причем V,gt Vcon9t . б)количество функционально различных микрокоманд, определ ющих работу всех узлов процессора, одно н то же (дл  заданного п) независимо от того,  вл етс  ли пам ть микропрограмм секционированной по уровн м совмещений . или нет, и составл ет Q-&CV,., где q. - количество микрокоманд, выполн емых на i-oM уровне; в)длина адресной части микрокоманд одинакова дл  обоих вариантов гУ 2tW 2с,; (4) г)поскольку Q con9i длина исполнительной части микрокоманд всех уровней дл  первого, варианта, то (счита , что все Б равны} (JUe.(5) д) поскольку во втором варианте B зависимости от возможных типов совмещенного выполнени  операций ( 0,1п, одновременно выполн емых команд) дл  каждого из типов должен быть предусмотрен собственный образ микрокоманды дл  каждого из действий, общее количество микрокоманд дл  второго варианта равно: ыСЧ nQ . Отсюда v};| Vconst + + а) - Vcotis-t + , + Zq) .nQ(nye) Q ())Вд y -L consV - 1л « « ГГ1/5 / f) n 50nSt ieM- C,) М(Г 4onst «() Дл  системы команд EC ЭВМ и количества микропрограммно управл емых уровней совмещени  численные соотношени  между 2j, 2а, 4;onst примерно следующие:/ 2v,:2a 3 : 5(10) 4, Q(2n + Sc,) (11) Подставл  в (9) ,а также соотношени  (1C) и (11), получаем , 3,125 (12) Предлагаемое техническое решение  вл етс  также универсальной структурой (т.е. независимой от числа совмещаемых команд) , способной к расширению состава выполн емых команд

(например, при введении в систему спецпроцессоров), что достигаетс  наличием пам ти 1 iконстант. В предлагаемом решении облегчено микропрограк|мирование из-за отсутстви  необходимости учитывать в микропрограммах вариа нтов выполнени  команд с совмещени ми и без них.

Кроме того, сёкционированность пам ти микропрограмм позвол ет при увеличении .числа уровней совмещени  и состава выполн емых команд не увеличивать существенно врем;г выборки микрокоманды из пам ти микропрограмм/ что в конечном счете  вл етс  важным параметром при ощ еделении работы процессора.

Claims (2)

1.Патент США 3800293, кл. 340-172,5, отублик. 1974.

2.Авторское свидетельство СССР 561964, кл. G 06 F 9/22, 1977

(прототип).

ilil

m

T

йШЖг

I fII л I

iL

uH

I I- ITi. , ,11

с

nxicz

9. /

иг,г

JJ

ZJ