SU930677A1 - Homogenous computing structure element - Google Patents
Homogenous computing structure element Download PDFInfo
- Publication number
- SU930677A1 SU930677A1 SU802941424A SU2941424A SU930677A1 SU 930677 A1 SU930677 A1 SU 930677A1 SU 802941424 A SU802941424 A SU 802941424A SU 2941424 A SU2941424 A SU 2941424A SU 930677 A1 SU930677 A1 SU 930677A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- functional
- input
- parametron
- tuning
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относится к области ’ вычислительной техники и высокочастотной автоматики и может быть использовано преимущественно при построении радиоимпульсных однородных вычислительных структур, предназначенных 5 для обработки радиосигналов, носителем информации в которых является фаза высокочастотных колебаний.The invention relates to the field of computer technology and high-frequency automation and can be used mainly in the construction of homogeneous radio-pulse computing structures designed 5 for processing radio signals in which the information carrier is the phase of high-frequency oscillations.
Известен элемент однородной вычислительной структуры, предназначенный для обработки высокочастотных сигналов, состоящий из настроечной и Функциональной части, каждая из которых содержит катушки индуктивности и · нелинейные конденсаторы [ί].A known element of a homogeneous computing structure designed for processing high-frequency signals, consisting of the tuning and Functional parts, each of which contains inductors and non-linear capacitors [ί].
Недостатком известного устройства является его высокая сложность.A disadvantage of the known device is its high complexity.
Известен элемент однородной вычислительной СТРУКТУРЫ, СОСТОЯЩИЙ ИЗ эд настроечного и функционального параметронов, каждый из которых содержит катушку индуктивности, у которой вывод от средней точки подключен к шине напряжения накачки, а каждый крайний вывод подключен к коллектору транзистора, выполняющего функции нел линейного конденсатора, при этом базы всех транзисторов подключены к общей шине, эмиттеры транзисторов настроечного параметрона подключены к одной шине тактовых импульсов, а эмиттеры транзисторов функционального параметрона - к другой шине тактовых импульсов, кроме того, крайние выводы катушки индуктивности функционального параметрона подключены^ соответственно, к прямым и инверсным входам (выходам) элемента, а крайние выводы катушки индуктивности настроечного параметрона через управляемые транзисторно-резисторные аттенюаторы связи подключены к одному из крайних выводов катушки индуктивности’ функционального параметрона, один из крайних выводов катушки индуктивности настроечного параметрона через управляемый транзис930677A known element of a homogeneous computational STRUCTURE, consisting of ed tuning and functional parametrons, each of which contains an inductor, in which the output from the midpoint is connected to the pump voltage bus, and each extreme output is connected to the collector of a transistor that performs the functions of a non-linear capacitor, while the bases of all transistors are connected to a common bus, the emitters of transistors of the tuning parameter are connected to one bus of clock pulses, and the emitters of transistors to functional pairs the throne to another clock bus, in addition, the extreme terminals of the inductance coil of the functional parameter are connected ^ respectively to the direct and inverse inputs (outputs) of the element, and the extreme terminals of the inductance coil of the tuning parameter are connected through one of the extreme transistor-resistor communication attenuators the terminals of the inductance coil 'of the functional parameter, one of the extreme terminals of the inductance coil of the tuning parameter through controlled transis 930677
торный ключ подключен к шине опорного напряжения C2J. .The key switch is connected to the voltage reference bus C2J. .
Недостатком известного устройства является его высокая конструктивная сложность, заключающаяся в большом 5 количестве элементов схемы (13 шт.) и связей между ними, что обуславливает большие габариты, ухудшает его технологичность при интегральном исполнении и технические характерис- 10 тики (быстродействие, потребляемую .мощность и т.д.) особенно в диапазоне СВЧ.A disadvantage of the known device is its high structural complexity, which consists in a large 5 number of circuit elements (13 pcs.) And the connections between them, which leads to large dimensions, worsens its manufacturability with integrated design and technical characteristics (speed, power consumption and etc.) especially in the microwave range.
Высокая потребляемая мощность известного элемента связана с необхо- 15 димостью обеспечения надежного переключения транзисторов, которое требует высрких уровней токов управления.The high power consumption of the known element is associated with the need for reliable switching of transistors, which requires high levels of control currents.
Цель изобретения - упрощение конструкции.The purpose of the invention is to simplify the design.
Поставленная цель достигается тем, что в элемент однородной вычислительной структуры, состоящий из настроечного и функционального параметронов, каждый из которых содержит катушку индуктивности с выводом от средней точки, причем крайние выводы катушки индуктивности функционального параметрона подключены, соответственно, к прямым и инверсным входам (выходам) элемента, а средний вывод -к первой шине напряжения накачки, введны три полевых транзистора, · которые одновременно выполняют функции управляемых аттенюаторов связи и нелинейных конденсаторов параметронов, при этом 1истоки первого и второго транзистора подключены, соответственно, к первому и второму крайнему выводу катушки индуктивности функционального параметрона, а их стоки - к первому крайнему выводу катушки индуктивности настроечного параметрона, второй крайний вывод которой подключен через третий полевой транзистор к шине опорного напряжения частоты субгармоники, а средний вывод - к второй дополнительно введенной шине напряжения накачки подложки полевых транзисторов подключены к общей шине, а затворы - к соответствующему входу управления.This goal is achieved by the fact that in the element of a homogeneous computing structure, consisting of tuning and functional parametrons, each of which contains an inductor with output from the midpoint, and the extreme terminals of the inductance of the functional parameter are connected, respectively, to direct and inverse inputs (outputs) element, and the middle terminal - to the first bus voltage, three field-effect transistors are introduced, which simultaneously serve as controlled communication attenuators and non-linear of parametron detectors, while 1 sources of the first and second transistor are connected, respectively, to the first and second extreme terminal of the inductance coil of the functional parameter, and their drains are connected to the first extreme terminal of the inductance coil of the tuning parameter, the second extreme terminal of which is connected through the third field-effect transistor to the reference bus subharmonic frequency voltages, and the middle terminal - to the second additionally introduced busbar, the pump voltage of the field-effect transistor substrate is connected to the common bus, and the gates to corresponding control input.
На фиг. 1 представлена принципиальная электрическая схема предлагаемого устройства; на фиг. 2 - временные соотношения его параметров.In FIG. 1 presents a schematic electrical diagram of the proposed device; in FIG. 2 - time relationships of its parameters.
Элемент однородной вычислительной структуры содержит катушку 1 ин дуктивности функционального парамет рона и катушку 2 индуктивности настроечного параметрона средними выводами подключенные, соответственно, к первой 3’ и второй 4 шинам напряжения накачки 11^ и Цц? · Первый крайний вывод катушки индуктивности 1 подключен к прямым входам (выходам) 5 элемента, а второй - к инверсным входам (выходам) 6.An element of a homogeneous computational structure contains a coil 1 of inductance of a functional parameter and a coil 2 of inductance of a tuning parameter with middle pins connected, respectively, to the first 3 ’and second 4 busbars of the pump voltage 11 ^ and Ц? · The first extreme terminal of the inductor 1 is connected to the direct inputs (outputs) 5 of the element, and the second to the inverse inputs (outputs) 6.
Истоки первого полевого транзистора 7 и второго полевого транзистора 8 подключены, соответственно к первому и второму крайнему выводам катушки 1 индуктивности, а стоки транзисторов 7 и 8 подключены к первому крайнему выводу катушки 2 индуктивности, второй крайний вывод которой подключен через третий полевой транзистор 9 к шине 10 опорного напряжения частоты субгармоники, подложки транзисторов 7“9 подключены к общей шине 11, а затворы - к соответствующим входам 12 -14 управления.The sources of the first field-effect transistor 7 and the second field-effect transistor 8 are connected, respectively, to the first and second extreme terminals of the inductance coil 1, and the drains of transistors 7 and 8 are connected to the first extreme terminal of the inductance coil 2, the second extreme terminal of which is connected through the third field-effect transistor 9 to the bus 10 of the reference voltage of the subharmonic frequency, the substrates of transistors 7 “9 are connected to a common bus 11, and the gates are connected to the corresponding control inputs 12-14.
Катушка 1 индуктивности в совокупности с нелинейными емкостями истокподложка транзисторов 7 и 8 составляют емкостной балансный параметрон (функциональный)^ катушка 2 индуктивности в совокупности с нелинейными емкостями сток-подложка транзисторов 7_9 также составляет емкостной балансный параметрон (настроеч- . ный). Параметрон является двухполюсником и поэтому его сигнальные входы и выходы не различимы.Inductor 1 in combination with non-linear capacitors and the source substrate of transistors 7 and 8 comprise a capacitive balanced parametron (functional) ^ inductor 2 in combination with non-linear capacitors, drain-substrate transistors 7 _ 9 also constitutes a capacitive balanced parametron (tuning). The parametron is a two-terminal device and therefore its signal inputs and outputs are indistinguishable.
На фиг. 2 приведены временные соотношения между напряжениями накачки и>ц и Иц , напряжениями субгармоники 11с<и иС2 функционального и настроечного параметронов (при работе их во II и I тактах, соответственно, фаза 0 - сплошная линия, фаза - пунктир , опорным напряжением частоты субгармоники Uo и управляющими напряжениями ϋγ(, Uy2, а также введены обозначения: tXpвремя хранения информации в настроечном параметроне при выполнении элементов однородной вычислительной структуры функции памяти: tj - момент введения большого затухания в цепь поступления в настроечный параметрон опорного напряжения Uo; t£ -момент начала записи информации из функционального параметрона в настроечный (начало выполнения элементом функции памяти);- момент окончания записи информации; - мо5 ' 930677 -.·· мент начала считывания информации из настроечного параметрона в функциональный; tj- момент окончания считывания информации (момент окончания выполнения элементом функции памяти). 5 Устройство работает следующим образом. z In FIG. Figure 2 shows the temporal relationships between the pump voltages u> u and Ui, the subharmonic voltages 11 s < u and C2 of the functional and tuning parametrons (when operating in II and I cycles, respectively, phase 0 is a solid line, phase is a dashed line, and the reference frequency voltage subharmonic U o and control voltages ϋγ (, Uy 2, and also introduce the notation: t Xp storage time information in the alignment when performing parametron elements homogeneous computing memory functions structure: tj - time of introducing a large attenuation in a circuit on Incoming troechny parametron reference voltage U o; t £ is the moment of the start of information recording in the functional parametron setup (start element performing a memory function); - the end of the recording media; -. mo5 '930677 - ·· ment starts reading information from the adjustment in the functional parametron ; tj - the moment of the end of information reading (the moment of the end of the memory function execution by the element) .5 The device operates as follows. z
В рабочем состоянии на шину 10 поступает, непрерывное опорное напряжение частоты субгармоники Uo, на 10 шины 3 и 4 - радиоимпульсные напряжения накачки соответствующих тактов U«2, а на входы 12-14 необходимые управляющие напряжения Uy< , UYQ, Uy3. 15 In working condition, the continuous reference voltage of the subharmonic frequency U o is supplied to the bus 10, to the 10 buses 3 and 4, the radio-pulse pump voltage of the corresponding clock cycles U 2 2 , and the necessary control voltages Uy <, U YQ , Uy 3 to the inputs 12-14. fifteen
При 11^=0 функциональный параметрон не возбуждается и элемент однородной вычислительной структуры выполняет функцию разрыва цепи в канале передачи сигналов в структуре. 20At 11 ^ = 0, the functional parametron is not excited and the element of a homogeneous computing structure performs the function of breaking the circuit in the signal transmission channel in the structure. 20
При 11цг=0 настроечный параметрон не возбуждается и при потсуплении на шину накачки 3 радиоимпульсов напряжения накачки соответствующего такта элемент однородной вычисли- 25 тельной структуры выполняет:At 11 Hz r = 0, the tuning parameterron is not excited, and when 3 radio pulses of the corresponding pump cycle are applied to the pump bus, an element of a homogeneous computational structure performs:
функцию соединения в цепи передачи сигналов в однородной вычислительной структуре, когда на один из прямых входов (выходов)5 поступает зо сигнал, а выходной сигнал снимается с другого прямого выхода;the connection function in the signal transmission circuit in a homogeneous computing structure when a signal is input to one of the direct inputs (outputs) 5 and the output signal is removed from another direct output;
- логическую операцию НЕ, когда на один из выходов 5 поступает сигнал, а выходной сигнал снимается с 3J одного из инверсных выходов 6, или когда входной сигнал поступает на' инверсный вход параметрона, а снимается с прямого;- the logical operation is NOT when a signal is received at one of the outputs 5, and the output signal is taken from 3J of one of the inverse outputs 6, or when the input signal is fed to the inverse parameter input and removed from the direct one;
- мажоритарную функцию, когда на ’40 его сигнальные входы (выходы]5 поступает нечетное количество сигналов, а выходной сигнал снимается с одного из прямых выходов; .- a majority function when an odd number of signals are received at its 40 signal inputs (outputs] 5, and the output signal is removed from one of the direct outputs;.
- мажоритарную функцию с инвер- , сией, если на входы 5 поступает нечетное количество сигналов, а выходной сигнал снимается с одного из инверсных выходов 6.- a majority function with inversion if an odd number of signals arrive at inputs 5 and the output signal is taken from one of the inverse outputs 6.
Для обеспечения выполнения эле- , ментом однородной вычислительной структуры логических функций И, ИЛИ, И-НЕ, ИЛИ-HE необходимо так выбирать такты радиоимпульсных напряжений накачки Щц и поступающих на шины ( и 4, чтобы настроечный параметрон всегда возбуждался в такте, предшествующем такту возбуждения функционального параметрона. Например, (см.фиг.2).To ensure that the elemental, homogeneous computational structure of the logical functions AND, OR, AND-NOT, OR-HE is fulfilled, it is necessary to choose the clock cycles of the pulse-voltage pump voltage Schz and arriving at the buses ( and 4, so that the tuning parameterron is always excited in the cycle preceding the excitation cycle functional parameter. For example, (see figure 2).
функциональный параметрон работает во втором такте - U^ и Uц г, а настроечный параметрон - в первом такте^Н-1 > · Нулевой потенциал на вход управления 14 поступает в течение всего времени выполнения элементом однородной вычислительной структуры Алогических функций И, ИЛИ, И-НЕ, ИЛИ-HE. Прй этом сопротивление стокисток полевого транзистора 9 (если 7*9 - МОП-транзисторы с р-каналом) становится малым и опорное напряжение частоты субгармоники .Uо через управляемый аттеннюатор связи с малым затуханием поступает на настроечный параметрон, который с приходом каждого радиоимпульса накачки Uh2возбуждается всегда в одной и той же фазе.the functional parametron operates in the second cycle - U ^ and U ^ r , and the tuning parametron - in the first cycle ^ Н-1> · The zero potential to the control input 14 is supplied throughout the entire time the element performs a homogeneous computational structure of the logic functions AND, OR, AND- NOT, OR-HE. In this case, the resistance of the drain of the field effect transistor 9 (if 7 * 9 are MOSFETs with a p-channel) becomes small and the reference voltage of the subharmonic frequency .Uо through the controlled attenuator of communication with low attenuation goes to the tuning parameter, which with the arrival of each pump radio pulse Uh 2 always excited in the same phase.
При поступлении нулевого потенциала на вход управления 12 и положительного потенциала на вход управления 13, сопротивление сток-исток полевого транзистора 7 становится малым, а полевого транзистора 8 большим. Радиоимпульсы напряжения субгармоники с прямого выхода настроечного параметра через управляемый аттенюатор (на транзисторе 7) с малым затуханием поступают на прямой вход функционального параметрона и в этом случае элемент однородной вычислительной структуры выполняет:Upon receipt of a zero potential at the control input 12 and a positive potential at the control input 13, the drain-source resistance of the field-effect transistor 7 becomes small, and the field-effect transistor 8 is large. Radio pulses of the subharmonic voltage from the direct output of the tuning parameter through the controlled attenuator (on transistor 7) with low attenuation arrive at the direct input of the functional parameter and in this case the element of a homogeneous computing structure performs:
- логическую функцию ИЛИ от двух переменных, если входные сигналы поступают. на два каких-либо прямых входа 5·, а выходной сигнал снимается с одного из прямых выходов;- a logical function OR from two variables, if the input signals are received. to two any direct inputs 5 ·, and the output signal is removed from one of the direct outputs;
- функцию ИЛИ-HE, когда сигналы (входные) поступают на два каких-либо прямых входа 5» а выходной сигнал снимается с одного из инверсных выходов 6.- the function OR-HE, when the signals (input) are supplied to any two direct inputs 5 ”and the output signal is removed from one of the inverse outputs 6.
При поступлении положительного по-тёнцйала на вход управления 12 и нулевого - на вход управления 13, сопротивление сток-исток полевого транзистора 7 становится большим, а полевого транзистора 8 - малым. Радиоимпульсы напряжения субгармоники с прямого выхода настроечного параметрона через управляемый аттенюатор связи, (на транзисторе 8) с малым затуханием поступают на инверсный вход функционального параметрона и в этом случае элемент однородной вычислительной структуры выполняет:Upon receipt of a positive potential at the control input 12 and zero at the control input 13, the drain-source resistance of the field-effect transistor 7 becomes large, and the field-effect transistor 8 becomes small. The radio pulses of the subharmonic voltage from the direct output of the tuning parameter through a controlled communication attenuator (on transistor 8) with low attenuation arrive at the inverse input of the functional parameter and in this case the element of a homogeneous computing structure performs:
- логическую функцию 14 от двух ^временных, если два входных сигна- ла поступают на входы ^выходы)5,.а выходной сигнал снимается с одного из прямых выходов;- a logical function 14 from two ^ time ones, if two input signals arrive at inputs ^ outputs) 5, and the output signal is taken from one of the direct outputs;
- функцию И-НЕ, если два входных сигнала поступают на входы 5, а вы- 5 ходной сигнал снимается с одного из инверсных выходов 6.- the NAND function, if two input signals are supplied to inputs 5, and the output signal 5 is removed from one of the inverse outputs 6.
Элемент однородной вычислительной структуры выполняет функцию памяти на 1 бит (хранение информации осуществляется в настроечном параметроне) , которая может быть совмещена по времени с выполнением логических функций: -НЕ, мажоритарной, мажоритарной с инверсией, соединения и разрыва в цепи передачи сигналов в однородной вычислительной структуре. Если в исходном состоянии на вход управления 13 был подан положительный потенциал, а на.входы управления 12 и 14 - отрицательные г потенциалы, то для записи информации на вход управления 14 (в момент t<) должен поступить положительный потенциал, при этом затухание управляемого аттенюатора связи (на транзисторе 9) становится большим. Нулевой потенциал на вход управления 12 поступает до момента времени и напряжение субгармоники с прямого выхода функционального параметрона поступает на прямой вход настроечного параметрона, который при поступлении радиоимпульса напряжения накачки 1)ц^(в момент t2) возбуждается с фазой напряжения субгармоники, определяемой фазой напряжения субгармоники функционального параметрона. Время хранения информации typ определяется длительностью радиоимпульса напряжения ндкачки на шине 4.An element of a homogeneous computational structure performs the function of memory for 1 bit (information is stored in the tuning parameterron), which can be combined in time with the fulfillment of logical functions: -НЕ, majority, majority with inversion, connection and breaking in the signal transmission circuit in a homogeneous computational structure . If in the initial state a positive potential was applied to the control input 13, and negative g potentials to the control inputs 12 and 14, then to write information to the control input 14 (at time t <) a positive potential should come, while the attenuator attenuation is attenuated communication (on transistor 9) becomes large. The zero potential at the control input 12 is supplied up to the moment of time and the subharmonic voltage from the direct output of the functional parameter is supplied to the direct input of the tuning parameter, which, when a radio pulse of pump voltage 1) ^ ^ (at time t 2 ) is excited, is excited with the subharmonic voltage phase determined by the voltage phase subharmonics of a functional parameter. The information storage time typ is determined by the duration of the radio pulse of the load voltage on bus 4.
При необходимости считыванижинформации в инверсном коде в момент времени на вход управления 13 поступает нулевой потенциал и напряжение субгармоники с прямого выхода настроечного параметрона через управляемый аттенюатор связи (на транзисторе 8) поступает на инверсный вход функционального параметрона, который при поступлении очередного радиоимпульса напряжения накачки на шину 3 возбуждается с фазой напряжения субгармоники# противоположной фазе напряжения субгармоники настроечного параметрона. В момент времени tj на вход управления 1,4 поступает нулевой потенциал и фаза коле930677 8 баний напряжения субгармоники в настроечном параметроне с приходом очередного радиоимпульса напряжения накачки вновь будет определяться фазой опорного напряжения Uo й элемент однородной вычислительной структуры подготовлен к выполнению последующей логической функции.If it is necessary to read the information in the inverse code at the time moment, the control input 13 receives the zero potential and the subharmonic voltage from the direct output of the tuning parameter via a controlled communication attenuator (on transistor 8) is fed to the inverse input of the functional parameter, which, when the next radio pulse of the pump voltage is applied to bus 3 excited with the subharmonic voltage phase # opposite to the subharmonic voltage phase of the tuning parameter. At time tj at control input receives 1,4 zero potential and phase kole930677 8-oscillations in a tuning voltage subharmonics parametron with the arrival of the next radio pulse pump voltage will again be determined by the reference phase voltage U o th element of uniform computational structure prepared to perform subsequent logic function.
Применение новых элементов - поW левых транзисторов позволяет существенно упростить конструкцию элемента однородной вычислительной струк туры, поскольку количество элементов схемы уменьшается до 5 при одно15 временном сокращении их номенклатуры. При этом существенно уменьшается и потребляемая мощность, поскольку при сравнимых уровнях управляющих напряжений , уровни управляющих токов в 20 элементе однородной вычислительной структуры меньше на несколько порядков .The use of new elements, i.e., field-effect transistors, can significantly simplify the design of an element of a homogeneous computational structure, since the number of circuit elements decreases to 5 with a simultaneous reduction in their nomenclature. At the same time, the power consumption also decreases significantly, since at comparable levels of control voltages, the levels of control currents in the 20 element of a homogeneous computing structure are several orders of magnitude lower.
Использование изобретения позволяет существенно упростить конструкцию 25 и топологию и уменьшить габариты интегральной' схемы элемента однород- ной вычислительной структуры, что . повысит его технологичность и позволит упростить устройство управле30 ния, уменьшить потребляемую мощность и облегчить температурный режим интег· ральной схемы элемента и вычислительного устройства в целом, повысить его надежность.Using the invention allows to significantly simplify the design 25 and topology and reduce the size of the integrated circuit of the element of a homogeneous computing structure, which. it will increase its manufacturability and will simplify the control device, reduce the power consumption and facilitate the temperature regime of the integrated circuit of the element and the computing device as a whole, and increase its reliability.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802941424A SU930677A1 (en) | 1980-06-16 | 1980-06-16 | Homogenous computing structure element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802941424A SU930677A1 (en) | 1980-06-16 | 1980-06-16 | Homogenous computing structure element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU930677A1 true SU930677A1 (en) | 1982-05-23 |
Family
ID=20902435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU802941424A SU930677A1 (en) | 1980-06-16 | 1980-06-16 | Homogenous computing structure element |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU930677A1 (en) |
-
1980
- 1980-06-16 SU SU802941424A patent/SU930677A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629909A (en) | Flip-flop for storing data on both leading and trailing edges of clock signal | |
| USRE37619E1 (en) | Skewless differential switch and DAC employing the same | |
| US3943378A (en) | CMOS synchronous binary counter | |
| EP0524712A2 (en) | Logic circuit | |
| US6486719B2 (en) | Flip-flop circuits having digital-to-time conversion latches therein | |
| KR100394841B1 (en) | Data latch circuit and driving method thereof | |
| KR980011424A (en) | Digital signal transmission device | |
| US4316106A (en) | Dynamic ratioless circuitry for random logic applications | |
| CN110909661A (en) | Fingerprint identification display panel and fingerprint identification display device | |
| US4686396A (en) | Minimum delay high speed bus driver | |
| EP0176255B1 (en) | Phase modulated pulse logic for gallium arsenide | |
| US3406346A (en) | Shift register system | |
| US4093875A (en) | Field effect transistor (FET) circuit utilizing substrate potential for turning off depletion mode devices | |
| US3638036A (en) | Four-phase logic circuit | |
| EP0328339B1 (en) | Frequency-dividing circuit | |
| SU930677A1 (en) | Homogenous computing structure element | |
| US3840757A (en) | Flip-flop circuit | |
| US4547684A (en) | Clock generator | |
| US20080030250A1 (en) | Flip-flop circuit | |
| US4342927A (en) | CMOS Switching circuit | |
| GB1597777A (en) | True/complement driver | |
| US5966407A (en) | Bus driving system and integrated circuit device using the same | |
| JPH10333771A (en) | Clock input circuit | |
| US6300801B1 (en) | Or gate circuit and state machine using the same | |
| US4616147A (en) | Programmable edge defined output buffer |