Claims (2)
Изобретение относитс к автоматик и вычислительной технике, а именно к устройствам программного управлени металлорежущими станками, использую ,щим информацию в унитарном импульс .ном коде. Известно устройство дл программного управлени , содержащее источник импульсов унитарного кода, двухкаскадный импульсно-фазовый преобразователь , фазовый дискриминатор, дат чик обратной св зи и привод .СО . Однако наличие специфических погрешностей , вносимых двухкаскадным импульсно-фазовым преобразователем, снижает динамическую точность работы устройства. Наиболее близким техническим редпением к изобретению вл етс устрой ство дл программного управлени , со держащее соединённые последователь-но источник импульсов унитарного кода , импульсно-фазовый преобразовател распределитель импульсов, блок сравнени частот, реверсивный счетчик, цифроаналоговый преобразователь, сум- матор и привод, кинематически св занный с датчиком обратной св зи, вход которого соединен с тактовым выходом импульсно-фазового преобразовател , а выход подключен к одному из входов схемы ИЛИ, второй вход которой соединен со вторым выходом распре- . делител импульсов, а выход - со вторыми входами блока сравнени частот , и фазового дискриминатора,.первый вход которого соединен с первым входом блока сравнени частот, а выходсо втЬрым входом сумматора, причем импульсно-фазовый преобразователь содержит генератор тактовых импульсов схемы сложени и делители частоты, дополнительный вход одного из кото рых, подключенного к распределителю импульсов, соединен с вьрсодом блока сравнени частот 12. . Поскольку импульсно-фазовый преобразователь выполнен двухкаскад- 3 9 ным, он снижает динамическую точность работы всего устройства, так как вно сит погрешность, величина которой будет тем больше, чем больше коэффициент делени первого каскада импульсно-фазового преобразовател . Цель изобретени - повьшение дина мической точности работы устройства . Поставленна цель достигаетс тем что в устройство дл программного управлени , содержащее источник импульсов унитарного кода, блок сложени и вычитани , соединенный первым входом с выходом генератора тактовых импульсов, первый и второй делители частоты, подключенные соответственно ко входу распределител импульсов и первому входу датчика обратной св зи, кинематически св занного вторым входом с выходом привода, а выходом - с первым входом элемента ИЛИ, подключенного вторым входом к первому вьгходу распределител импуль сов, соеди1 енного вторым выходом с первыми входами первого фазового дис криминатора и первого блока сравнени подключенного выходом к первым входа первого делител частоты и реверсивного счетчика, а вторым входом - к выходу элемента ИЛИ и ко второму вхо ду первого элемента фазового дискриминатора , св занного выходом с первым входом сумматора, подключенного выходом ко входу привода, а вторым входом - к выходу цифроаналогового преобразовател , вход которого подключен к выходу реверсивного счетчика , введены второй фазовый дискриминатор , второй блок сравнени и трети делитель частоты, соединенный первым входом с выходом блока сложени и вычитани , вторым входом - с выходом второго блока сравнени и вторым входом реверсивного счетчика, а выходом - с первыми входами второго фазового дискриминатора и второго блока сравнени , подключенного вторы входом к выходу второго делител час тоты и ко второму входу второго фазового дискриминатора, выход которог соединен с третьим входом сумматора, причем блок сложени и вычитани подключен первым входом ко входу вто рого делител частоты, а вторым входом - к выходу источника импульсов унитарного кода, генератор тактовых импульсов св зан выходом со вторым входом первого делител частоты. 1.4 На чертеже дана функциональна схема устройства. Устройство содержит источник 1 импульсов унитарного кода, генератор 2 тактовых импульсов, блок 3 сложени -вычитани , первый 4, второй 5 и третий 6 делители частоты, распределитель 7 импульсов, элемент ИЛИ 8, первый 9 и второй 10 блоки сравнени частот, первый 11 и второй 12 фазовые дискриминаторы, реверсивный счетчик 13, цифроаналоговый преобразователь 14, сумматор 15, датчик 16 обратной св зи, привод 17. Устройство работает следующим образом . Импульсы унитарного кода с выходов источника 1 поступают на вход блока 3 сложени -вычитани , где происходит суммирование этих импупьсов с тактовыми, поступающими с генератора 2. Последовательность тактовых импульсов с генератора 2 посту-, пает также на входы делителей 4 и 5, имеющих различные- коэффициенты делени . Выходна последовательность первого делител 4 поступает на распределитель -7, который образует две одинаковые последовательности, сдвинутые по фазе друг относительно друга на J80 , выходна последовательность второго делител 5 используетс дл зал и тки датчика 1 6 об ратной св зи и одновременно поступает на первые входы второго фазового дискриминатора 1 2 и второго блока 10 сравнени частот двух поеледовательноетей импульсов , а на вторые входы последних поступает через третий делитель 6, имеющий коэффициент делени такой же,-как у второго делител 5, последовательность с выхода блока 3 сложени -вычитани , причем эта последовательность сдвинута по фазе относительно выходной последовательности делител 5 на величину, пропорциональную количеству импульсов унитарного кода, поступивших на вход устройства, С выхода второго фазового дискриминатора 12 сигнал, -полученный в результате сравнени этих последовательностей , поступает через сумматор 5 на . вход привода 17, который перемещает исполнительный орган и св занную с ним прдвижную часть датчика 16 обратной св зи, отрабатыва полученное возмущение. Отсчет отработайного возмущени осуществл етс следующим образом. 5 Распределитель 7 из поступающей на его вход с первого делител 4 тактовой последовательности импульсов образует две последовательности сдвинутые по фазе друг относительно друга на 180 , частота каждой из которых в и раз превышает частоту импульсной последовательности с дел телем 5, используемой дл зап тки датчика 16 обратной св зи. Одна из сформированных распределителем 7 по ледовательностей поступает на первы входы фазового дискриминатора 11 и блока 9 сравнени частот, на вторые входы которых через элемент ИЛИ 8 поступает втора последовательность импульсов с распределител 7, сдвинута относительно первой на 180, причем из нее исключен каждый Vi -и импульс, вместо которого через элемент 1ШИ 8 вписываетс импульс с да чика 16. Сигнал отсчета, полученный в результате сравнени этих последова тельностей с выхода первого фазового дискриминатора 11 поступает на сумматор 15, который производит вычитание этого сигнала из сигнала возмущени , поступающего на положительный вход сумматора 15. Таким образом на выходе сумматора 15 получаетс сигнал рассогласовани системы который используетс дл управлени приводом. Поскольку частота последовательностей , поступающих на входы первого дискриминатора 1I в и раз выше частоты последовательностей, поступающих на входы второго фазового дис криминатора 12, диапазон рассогласовани последнего в и раз больше диа ,пазона рассогласовани первого дискриминатора 11. Дл равенства сигналов с дискриминаторов II и 12, амплитуда выходного сигнала второго дискриминатора 12 должна быть в и раз меньше амплитуды выходного сигнала первого дискриминатора 11. . Сравниваемые последовательности, поступающие на входы фазовых дискриминаторов 11 и 12,одновременно-посту пают и на входы блоков 9 и 10 сравне и частоты. При совпадении величины сдвига фаз сравниваемых последовательностей с предельным значением диапазона углов рассогласовани фазово го первого дискриминатора 15 (или второго дискриминатора 12) первый блок 9 сравнени .(или соответственно блок 10) формирует выходной сигнал. I6 который поступает на реверсивный счетчик 13 и одновременно на первый вход делител 4 (или соответственно на второй вход делител 6). При -этом происходит изменение кода числа в реверсивном счетчике 13 и сдвиг фазы выходной последовательности первого делител 4 (или соответственно СДВИГ фазы выходной последователь .ности третьего делител 6). Код числа в реверсивном счетчике 13 преобразуетс .цифроаналоговым преобразователем 14 в напр жение посто нной величины, т.е. происходит замена сдвига фазы выходной последовательности делител 4 (или делител 6) на посто нную составл ющую, что зкви валентно расщирению диапазона работы фазового дискриминатора 11 (или дискриминатора 12), При подаче на входы устройства ы импульсов унитарного кода происходит сдвиг фазы выходной последовательности третьего Делител 6 поступающей на второй вход второго дискриминатора 12, на величину Ч VV1 где N - коэффициент делени второго и третьего делителей 5 и 6; m - количество импульсов унитарного кода, поступающих с источника 1 . Так как амплитуда выходного сигнала второго дискриминатора 12 в и раз меньше амплитуды выходного сиг}1ала первого дискрипинатора 11, то при отработке приводом 17 полученного возмущени фаза выходного сигнала датчика 16 обратной св зи изменитс , который по абсолютной на угол 1.) и раз меньше угла 4 , величине в т.е. 360° но ЧТО с одной стороны равноценно увеличению коэффициента делени импульсно-фазового преобразовател в и раз, а с другой стороны - уменьшенизо шага системы в и раз, так как цена оборота фазы дл первого фазового дискриминатора 1 1 уменьшена в vi раз. Устройство обладает высокой динамической точностью работы. Обеспечиваетс это схемным решением устройства , позвол ющим при одном и том же коэффициенте делени и одинаковых требовани х и быстродействию электронных элементов вьшолнить импульснофазовый преобразователь однокаскадны вместо двухкаскадного и получить равенство информационного периода и пе риода частоты запитки датчика обратной св зи, что позвол ет вьщелить посто нную составл ющую близкую к идеальной, и, таким образом, увеличить динамическую точность работы устройства, Формула изобретени Устройство дл программного управлёни , содержащее источник импуль сов унитарного кода, блок слолсени и вычитани , соединенный первым входом с выходом генератора тактовых импульсов, первый и второй делители частоты, подключенные соответственно ко входу распределител импульсов и первому входу датчика обратной св зи, кинематически св занного вто:рым входом с выходом привода, а выхо дом - с первым входом элемента ИЛИ, подключенного вторым входом к первому -выходу распределител импульсов, соединенного вторым выходом с первым входами первого фазового дискриминатора и первого блока сравнени , подключенного выходом к первым входам первого делител частоты и реверсивного счетчика, а вторым входом - к выходу элемента РШИ и ко вто рому входу первого элемента фазового дискриминатора, св занного выхо1 .8 дом с первым входом сумматора, подключенного выходом ко входу привода, а вторым входом - к вьпсоду цифроаналогового , преобразовател , вход которого подключен к выходу реверсивного счетчика, о т л и ч а.ющ е е с тем, что, с целью повышени динамической точности устройства, в него введены второй фазовый дискриминатор , второй блок сравнени и третий делитель частоты, соединенный первым входом с выходом блока сложени и вычитани , вторым входом - с выходом второго блока сравнени и вторым входом реверсивного счетчика , а выходом - с первыми входами второго фазового дискриминатора и второго блока сравнени , подключенного вторым входом к выходу второго делител частоты и ко второму входу второго фазового дискриминатора, выход которого соединен с третыш входом сумматора, причем блок сложени и вычитани подключен первым входом ко входу второго делител частоты , а вторым входом - к выходу источника импульсов унитарного кода, генератор тактовых импульсов св зан выходом со вторым входом первого делител частоты. Источники информации, прин тые во внимание при экспертизе 1 . Авторское свид,етельство СССР 434281, кл. G 05 В 19/18, 1974. The invention relates to automation and computing, in particular, to software control devices of machine tools using information in a unitary impulse code. A device for software control is known, comprising a source of pulses of a unitary code, a two-stage pulse-phase converter, a phase discriminator, a feedback sensor, and a .CO drive. However, the presence of specific errors introduced by a two-stage pulse-phase converter reduces the dynamic accuracy of the device. The closest technical arrangement to the invention is a device for programmed control, containing a sequentially connected source of pulses of a unitary code, a pulse-phase converter, a pulse distributor, a frequency comparison unit, a reversible counter, a digital-analogue converter, a summator and a drive, kinematically connected to the feedback sensor, the input of which is connected to the clock output of the pulse-phase converter, and the output is connected to one of the inputs of the OR circuit, the second input of which is United with the second output of the distribution. pulse divider, and the output with the second inputs of the frequency comparison unit, and the phase discriminator, the first input of which is connected to the first input of the frequency comparison unit, and the output of the second input of the adder, the pulse-phase converter contains a clock pulse generator of the addition circuit and frequency dividers, The auxiliary input of one of which, connected to the pulse distributor, is connected to the output of the frequency comparison unit 12.. Since the pulse-phase converter is made two-stage, it reduces the dynamic accuracy of the entire device, since the error, the larger the larger the division ratio of the first stage of the pulse-phase converter, is evident. The purpose of the invention is to increase the dynamic accuracy of the device. The goal is achieved by the fact that the device for software control containing a source of pulses of a unitary code, an addition and subtraction unit connected to the output of a clock generator, the first and second frequency dividers connected respectively to the input of the pulse distributor and the first input of the feedback sensor , kinematically connected with the second input to the drive output, and the output to the first input of the OR element connected by the second input to the first impulse of the pulse distributor, connected the second output with the first inputs of the first phase discriminator and the first comparison unit connected to the first input of the first frequency divider and reversible counter, and the second input to the output of the OR element and to the second input of the first element of the phase discriminator connected to the first input the adder connected by the output to the drive input, and the second input to the output of the digital-to-analog converter, the input of which is connected to the output of the reversible counter, introduced the second phase discriminator, the second block and third frequency divider connected by the first input to the output of the addition and subtraction unit, second input to the output of the second comparison unit and the second input of the reversible counter, and output to the first inputs of the second phase discriminator and the second comparison unit connected by the second input to the output of the second splitter frequency and to the second input of the second phase discriminator, the output of which is connected to the third input of the adder, the addition and subtraction unit being connected by the first input to the input of the second frequency divider, and the second th input - to the output of the unitary source code pulses, a clock pulse generator output coupled to the second input of the first frequency divider. 1.4 The drawing is a functional diagram of the device. The device contains a source of 1 pulses of a unitary code, a generator of 2 clock pulses, a block 3 addition-subtraction, the first 4, second 5 and third 6 frequency dividers, a distributor 7 pulses, the element OR 8, the first 9 and second 10 frequency comparison blocks, the first 11 and second 12 phase discriminators, reversible counter 13, digital-to-analog converter 14, adder 15, feedback sensor 16, actuator 17. The device operates as follows. The pulses of the unitary code from the outputs of source 1 are fed to the input of block 3 of addition and subtraction, where these impuses are summed with clock signals from generator 2. The sequence of clock pulses from generator 2 also goes to the inputs of dividers 4 and 5, which have different division factors. The output sequence of the first divider 4 is fed to the distributor -7, which forms two identical sequences that are out of phase relative to each other by J80, the output sequence of the second divider 5 is used for hall and feedback sensor 1 6 and simultaneously enters the first inputs of the second phase discriminator 1 2 and the second block 10 comparing the frequencies of the two pulses, and the second inputs of the latter are supplied through the third divider 6, having a division factor of the same, as in the second divider 5, the sequence from the output of block 3 addition-subtraction, and this sequence is shifted in phase relative to the output sequence of divider 5 by an amount proportional to the number of pulses of the unitary code received at the input of the device, From the output of the second phase discriminator 12, received as a result comparing these sequences, comes through adder 5 on. the input of the actuator 17, which moves the actuator and the associated moving part of the feedback sensor 16, practicing the resulting disturbance. The counting of the perturbation is performed as follows. 5 Distributor 7 from two clock sequences of pulses received at its input from the first divider 4 form two sequences shifted in phase relative to each other by 180, the frequency of each of which is twice the frequency of the pulse sequence with division 5 used for sticking the reverse sensor 16 connection. One of the sequences formed by the distributor 7 goes to the first inputs of the phase discriminator 11 and the frequency comparison block 9, to the second inputs of which the second pulse sequence from the distributor 7 enters the second inputs of the distributor 7, shifted relative to the first one by 180 the impulse, instead of which the impulse from the sucker 16 is entered through the element 1 shiro 8. The reference signal, obtained by comparing these sequences from the output of the first phase discriminator 11, goes to the adder 15, to tory subtracts this signal from the signal disturbance input to the positive input of the adder 15. Thus the output of the adder 15 is obtained a system error signal which is used to drive control. Since the frequency of the sequences arriving at the inputs of the first discriminator 1I is times higher than the frequency of the sequences arriving at the inputs of the second phase discriminator 12, the range of the latter is one times larger than the distance of the first discriminator 11. For equality of signals from discriminator II and 12, the amplitude of the output signal of the second discriminator 12 must be in and times less than the amplitude of the output signal of the first discriminator 11.. The compared sequences arriving at the inputs of phase discriminators 11 and 12, simultaneously and at the inputs of blocks 9 and 10, are comparable to frequencies. When the magnitude of the phase shift of the compared sequences coincides with the limit value of the error angle range of the phase first discriminator 15 (or the second discriminator 12), the first comparison block 9 (or block 10 respectively) generates an output signal. I6 which goes to the reversible counter 13 and simultaneously to the first input of the divider 4 (or, respectively, to the second input of the divider 6). In this case, the code of the number in the reversible counter 13 changes and the phase shift of the output sequence of the first divider 4 (or, respectively, the phase shift of the output sequence of the third divider 6). The code of the number in the reversible counter 13 is converted by a digital analog converter 14 to a constant voltage, i.e. the phase shift of the output sequence of divider 4 (or divider 6) is replaced by a constant component, which is equivalent to extending the operating range of phase discriminator 11 (or discriminator 12). When the unitary code pulses are applied to the inputs of the device, the third divider phase shifts 6 arriving at the second input of the second discriminator 12, by the value of H VV1 where N is the division ratio of the second and third dividers 5 and 6; m is the number of pulses of the unitary code coming from source 1. Since the amplitude of the output signal of the second discriminator 12 is less than the amplitude of the output signal 1al of the first discriminator 11, when the drive 17 is working out the disturbance, the phase of the output signal of the feedback sensor 16 will change, which is by an absolute angle of 1.) and less than the angle 4, the value of i. 360 ° but WHAT, on the one hand, is equivalent to an increase in the division ratio of the pulse-phase converter by and times, and on the other hand, reducing the system step by and times, since the price of the phase rotation for the first phase discriminator 1 1 is reduced by a factor of six. The device has a high dynamic accuracy. This is ensured by the circuit design of the device, which, with the same division ratio and the same requirements and speed of electronic elements, allows the pulse-phase converter to be single-stage instead of two-stage and to obtain equality of the information period and the frequency of the feedback sensor powering, which makes it possible to permanently component that is close to ideal, and thus increase the dynamic accuracy of the device, the claims of the device for software control No, containing a source of pulses of a unitary code, a block of slots and subtraction, connected by a first input to the output of a clock generator, the first and second frequency dividers connected respectively to the input of the pulse distributor and the first input of the feedback sensor, kinematically connected to the second input with the drive output, and the output with the first input of the OR element connected by the second input to the first output of the pulse distributor connected by the second output to the first inputs of the first phase discriminator and n The first comparison unit, connected by the output to the first inputs of the first frequency divider and reversing counter, and the second input to the output of the RSHI element and to the second input of the first element of the phase discriminator connected by the output of the first input of the adder connected to the input , and the second input - to the digital-analog output converter, the input of which is connected to the output of the reversible counter, with the fact that, in order to improve the dynamic accuracy of the device, a second phase discriminator was introduced into it the minator, the second comparison unit and the third frequency divider connected by the first input to the output of the addition and subtraction unit, the second input to the output of the second comparison unit and the second input of the reversible counter, and the output to the first inputs of the second phase discriminator and the second comparison unit connected by the second input to the output of the second frequency divider and to the second input of the second phase discriminator, the output of which is connected to the third input of the adder, the addition and subtraction unit being connected to the second input of the second input divisor frequency, and the second input - to the output of the unitary source code pulses, a clock pulse generator output coupled to the second input of the first frequency divider. Sources of information taken into account during the examination 1. Author svid, etelstvo USSR 434281, cl. G 05 B 19/18, 1974.
2. Авторское свидетельство СССР по за вке-№ 2769752/18-24, кл. G 05 в 19/18, 1979 (прототип).2. USSR author's certificate for the application No. 2769752 / 18-24, cl. G 05 19/18, 1979 (prototype).