SU900314A1 - Полупосто нное запоминающее устройство - Google Patents

Полупосто нное запоминающее устройство Download PDF

Info

Publication number
SU900314A1
SU900314A1 SU802884103A SU2884103A SU900314A1 SU 900314 A1 SU900314 A1 SU 900314A1 SU 802884103 A SU802884103 A SU 802884103A SU 2884103 A SU2884103 A SU 2884103A SU 900314 A1 SU900314 A1 SU 900314A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
pulse
recording
trigger
pulses
Prior art date
Application number
SU802884103A
Other languages
English (en)
Inventor
Владислав Иванович Косов
Игорь Иванович Косов
Владимир Григорьевич Губа
Анатолий Иванович Савельев
Original Assignee
Московский Ордена Трудового Красного Знамени Текстильный Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Текстильный Институт filed Critical Московский Ордена Трудового Красного Знамени Текстильный Институт
Priority to SU802884103A priority Critical patent/SU900314A1/ru
Application granted granted Critical
Publication of SU900314A1 publication Critical patent/SU900314A1/ru

Links

Landscapes

  • Read Only Memory (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных маш нах и устройствах автоматики. Известны полупосто нные запоминаю щие устройства (ППЗУ) с электрической сменой информации и со считыванием без ее разрушени . Такое устройство содержит куб, соединенный с разр дными формировател ми и формиоовател ми X и У, управл емыми дешифраторами, усилители считывани , на которые подаютс  сигналы с куба, синхронизирующее устрой ство, управл ющее работой всех вход щих в ППЗУ блоков и обеспечивающее временные соотношени  сигналов управлени . Запись информации в таких устройствах производитс  гораздо медленнее, чем в оперативных ЗУ, а считывание - быстрее или такое же Запись информации осуществл етс  путем совпадени  посто нного (от формирователей разр дных токов) и энакопеременного (от формирователей линейного тока X и у) полей. Считывание информации происходит Сёз разрушени  информации с использованием обратимого процесса перемагничивани  без значительного потреблени  мощности П. Однако неисправности в логических цеп х управлени  формировател ми разр дных и линейных токов могут привести к неправильной или неполной записи информации, что недопустимо в высоконадежных устройствах пам ти современных ЦВМ. В режиме записи информации отсутствие срабатывани  одного и того же формировател  линейных токов в какойто момент может привести к недозаписи состо ни  1 или О и к искаженному считыванию информации в последующем. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее числовой блок (накопитель), соединенный с формиопвател ми положительных и отрицательных линейных токов и дешифраторами, формирователи разр дных токов, подключенные к накопителю, триггеры записи и считывани , вход щие в состав местного устройства управлени , содержащего также формирователь импульсов запуска, а также числовой регистр усилители считывани , входные и выходные инверторы. В режиме записи при поступлении сигналов Запуск, Установка О, кодов адреса и числа с помощью дешифраторов выбираетс  нужна  пара формирователей линейных токов X и У, по выбранной числовой линейке накопител  протекает сери  двупол рных адресных токов, а по разр дным шинам - информационные токи записи 1 или О. При этом происходит запись информации в числовую линейку.по выбранному адресу. При считывании информации в выбранной числовой линейке -формируетс  однопол рный ток опроса, на разр дных шинах записи-считывани  по вл ютс  выходные сигналы 1 и О, которые усиливаютс  усилител ми воспроизведени  С21.
Однако наличие помех в цеп х управлени  или неисправности в цеп х управлени  токов записи могут привести к искажению записываемой информации или к ее недозаписи из-за отсутстви  одного или нескольких положительных или отрицательных импульсов тока записи и неравного их количества . Все это приводит к ненадежной работе полупосто нных запоминающих устройств и искажению в них информации при ее смене.
Цель изобретени  - повышение надежности устройства, .
Поставленна  цель достигаетс  тем, что в полупосто нное запоминающее устройство , содержащее триггер записи, первый вход которого подключен к кодовой шине Установка О, а первый выход - к первому входу формировател  импульсов запуска, выход которого подключен к входам дешифратора, формирователи тока записи и блок разр дных формирователей, выходы которых соединены с соответствующими входами накопител , введены дифференцирующие элементы, формирователи импульсов , триггеры запуска, счетчики импульсов, блок задержки, блок сравнени , элементы ИЛИ, элементы И, причем входы первого элемента И подключены соответственно к кодовой шине Запуск и к первому выходу первого формировател  импульсов, второй выход которого соединен с первыми входами второго и третьего элементов И, третий выход - с первым входом первого элемента ИЛИ, а первый и второй входы первого формировател  импульсов соединены соответственно с выходом блока сравнени  и выходом блока задержки, вход которого подключен к первому входу формировател  импульсов запуска, второй вход которого подключен к выходу первого элемента и второму входу триггера записи, второй выход которого соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу блока разр дных формирователей, вторые входы второго и третьего элементов И подключены соответственно к выходам первого и второго триггеров запуска, первые входы которых подключены к первому входу триггера записи, вторые входы триггеров Запуска и входы счетчиков импульсов подключены к выходам второго .и третьего формирователей импульсов, входы которых соединены с выходами соответственно первого и второго дифференцирующих элементов , входы которых соединены с выходами соответственно первого и второго формирователей токов записи и соответствующими входами накопител выходы первого и второго формирователей токов записи подключены соответственно к выходам второго и третьего элементов ИЛИ, первые входы которых соединены с выходами второго и третьего элементов И, вторые входы второго и третьего элементов ИЛИ соединены с выходами дешифратора, выходы счетчиков импульсов подключены к вхсэдам блока сравнени .
На чертеже представлена схема по упосто много запоминающего устройства .

Claims (2)

  1. Полупосто нное запоминающее устройство содержит триггер 1 записи, формирователь 2 импульсов запуска, дешифратор 3, формирователи k, 5 токов записи (положительной и отрицательной пол рности), накопитель 6, блок 7 разр дных формирователей, первый и второй дифференцирующие элементы 8 и 9, первый и второй формирователи импульсов 10 и 11, первый 5 и второй счетчики импульсов 12 и 13 триггеры 14, 15 запуска, блок 16 сравнени , третий формирователь 17 импульсов, блок 18 задержки, первый элемент 19 И, второй элемент 20 И, третий элемент 21 И, первый элемент 22 ИЛИ, второй элемент 23 ИЛИ, третий элемент 24 ИЛИ. В режиме считывани  работа предложенного полупосто нного запоминающего устройства ничем не отличаетс  от работы извесгного. По сигналу Запуск срабатывает по выбранному адресу один из формирователей токов записи, на выходных разр дных шинах считывани -записи по вл ютс  сигналы 1 и О, которые усиливают с , формируютс  усилител ми воспроизведени  и передаютс  в другие устройства ЦВМ. В режиме записи новой информации работа предложенного полупосто нного запоминающего устройства существенно отличаетс  от работы известного. Работа начинаетс  с поступлени  из дру гих устройств ЦВМ на кодовую шину си нала Установка О, который подготав ливает к работе все блоки полупосто  ного запоминающего устройства, устанавлива  их в исходное состо ние, при этом триггер 1 записи и триггеры 14, 15 устанавливаютс  в О. Пос ле этого из внешних устройств поступает на кодовую шину сигнал Запуск ,л 7который через первый элемент 19 И пр к отсутствии запрещающего сигнала с формировател  17 устанавливает в 1 триггер 1 записи, а также запускает формирователь 2. Этот блок по сигнал Запуск вырабатывает пачку запускаю щих импульсов, длина которых определ етс  триггером 1 записи. Пачка запускающих импульсов поступает на дешифратор 3, в котором определ«отс  адреса выбранных формирователей 4, 5 токов записи положительной и отрицательной пол рности, возбуждаемых по очереди через первый и втооой эле менты 22 и 23 ИЛИ. В результате по выбранной адресной шине накопител  6 протекает ток записи состо щий из двупол рных (положительных и отрицательных ) импульсов. Одновременно от тоиггера 1 з писи через третий элемент 24 ИЛИ возбуждаютс  разр дные формирователи 7, которые создают в разр дных шинах записи-считывани  накопител  6 длинные импульсы разр дH ного тока, охватывающие всю пачку импульсов тока записи. Протекание токов записи положительной и отрицательной пол оности Фиксируетс  первым и втопым дифференцирующими элементами 8 и 9, сигналы с которых преобразуютс  вторым и третьим йюрмировател ми 11 и 17 и поступают на входы первого и второго счетчиков 12 и 13 и триггеры 14 и 15 запуска. Количество протекающих импульсов тока положительной и отрицательной пол рности подсчитываетс  первым и вторым счетчиком 12 и 13 и сравниваетс  на б оке 16 сравнени . В случае неодинакового количества поступивших ИМПУЛЬСОВ (причем сравнение может вестись и после поступлени  каждой пары импульсов ) в блоке 16 сравнени  на блок 10 подаетс  сигнал управлени . По этому сигналу и по сигналу с блока 18 задержки блок 10 вырабатывает импульс дополнительного опроса формировател  4 и 5 тока записи положительной или отрицательной пол рности. Какой именно формирювательдолжен сработать определ етс  триггерами 14 и 15, которые выдают разрешающий потенциал на второй или третий элемент 20 или 21 И в зависимости от того, какой импульс пропущен. Запускающий дополнительный импульс опроса проходит на формирователи 4 или 5 через элемент 22 или 23 ИЛИ. При этом запуск формирователей от основной пачки импульсов задеоживаетс  на один такт.. Дл  уве1 чени  длительности импульсов разр дного тока записи в случае по влени  дополнительных сигналов опроса формирователь 10 формирует дополнительный сигнал, который подаетс  на разр дные формирователи 7 через третий элемент 24 ИЛИ. Выделение сигналов, отсутстви  одного или нескольких импульсов в пачке импульсов тока опроса может быть использовано также дл  фиксации и срабатывани  схем контрол  и предупреждени  о по влении помех в блоках полупосто нного запоминающего устройТаким образом, в режиме записи инормации любое пропадание одного из мпульсов в пачке из-за помех, ложых срабатываний или каких-либо других причин фиксируетс  в предлагаеом полупосто нном запоминающем уст ойстве и вызывает срабатывание треть90 его формировател  импульсов, который сразу восполн ет пропущенный импульс Все это позвол ет исключить недозапись информации и ее искажение в режиме записи. Использование предлагаемого полупосто нного запоминающего устройства позвол ет существенно повысить надежность записи информации, выгодно отличает его от известных устройств, так как люба  , искажение или пропадание сигналов не привод т к ис кажению записываемой информации или к ее полной потеое. Все это значительно оасшир ет сфеоы поименени  полупосто нных запоминающих устройст Формула изобретени  Полупосто нное запоминающее устройство , содержащее триггер записи, первый вход которого подключен к кодовой шине Установка О, а первый выход - к первому входу формировател импульсов запуска, выход которого подключен к входам дешифратора, формирователи тока записи и блок разр дных формирователей, выходы которых соединены с соответствующими вхо пами накопител , отличающее с   тем, что, с целью повышени  надежности устройства, в него введены дифференцирующие элементы, формирователи импульсов, триггеры запуска счетчики импульсов, блок задержки, блок сравнени . элементы ИЛИ элементы И, причем входы первого элемен та И подключены соответственно к кодовой шине Запуск и первому выходу первого формировател  импульсов.вто рой выход которого соединен с первым входами второго и третьего элементов И, третий выход - с первым входом первого элемента ИЛИ, а первый и второй входы первого формировател  импульсов соединены соответственно с выходом блока сравнени  и выходом блока задержки, вход которого подключен к первому входу формировател  импульсов запуска, второй вход которого подключен к выходу первого элемента И и второму входу триггера записи , второй выход которого соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу блока разр дных формирователей, вторые входы второго и третьего элементов И подключены соответственно к выходам первого и второго триггеров запуска, первые входы которых подключены к первому входу триггера зaпиcиJ вторые входы триггеров запуска и входы счетчиков импульсов подключены к выходам второго и третьего формирователей импульсов, входы которых соединены с выходами соответственно первого и второго дифференцирующих элементов, входы которых соединены с выходами соответственно первого и второго формирователей токов записи и соответствующими входами накопител , выходы первого и второго формирователей токов записи подк/тчены соответственно к выходам второго и третьего элементов H/Wj пеовые входы которых соединены с выходами второго и третьего элементов И, вторые входы второго и третьего элементов ИЛИ соединены с выходами дешифратора, выходы счетчиков импульсов подключены к входам блока сравнени . Источники информации. прин тые во внимание при экспертизе 1.Петерсон М.Д. Бортова  пам ть на элементе микробиакс со считыванием без (}азрушени  информации. Перевод 1Р2«33, МРП, 1966.
  2. 2.Иванов A.M. и др. Вопросы построени  магнитно-электрических сменных блоков ППЗУ с электрической записью информации на ферритовых линейках . Тезисы докладов конф. 39-76, Тбилиси, 1976 (прототип).
SU802884103A 1980-03-03 1980-03-03 Полупосто нное запоминающее устройство SU900314A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802884103A SU900314A1 (ru) 1980-03-03 1980-03-03 Полупосто нное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802884103A SU900314A1 (ru) 1980-03-03 1980-03-03 Полупосто нное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU900314A1 true SU900314A1 (ru) 1982-01-23

Family

ID=20878421

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802884103A SU900314A1 (ru) 1980-03-03 1980-03-03 Полупосто нное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU900314A1 (ru)

Similar Documents

Publication Publication Date Title
SU900314A1 (ru) Полупосто нное запоминающее устройство
SU773731A1 (ru) Запоминающее устройство типа 2д с неразрушающим считыванием информации на многоотверстных ферритовых элементах
SU1200343A1 (ru) Запоминающее устройство дл телеграфного аппарата
SU488204A1 (ru) Устройство дл контрол коммутатора накопител информации на магнитном носителе
SU1022216A1 (ru) Устройство дл контрол доменной пам ти
SU497634A1 (ru) Буферное запоминающее устройство
SU607283A1 (ru) Устройство дл контрол блоков пам ти
SU858104A1 (ru) Логическое запоминающее устройтво
SU1049976A1 (ru) Полупосто нное запоминающее устройство
SU765875A1 (ru) Полупосто нное запоминающее устройство
SU720507A1 (ru) Буферное запоминающее устройство
SU940163A1 (ru) Устройство дл контрол логических узлов
SU1474592A1 (ru) Устройство дл обработки сигналов многоканальных программно-временных устройств
SU691925A1 (ru) Запоминающее устройство
SU525157A1 (ru) Способ обращени к запоминающему устройству
SU661609A1 (ru) Логическое запоминающее устройство
SU1495851A1 (ru) Буферное запоминающее устройство
SU1336074A1 (ru) Устройство дл приема информации
SU515154A1 (ru) Буферное запоминающее устройство
SU1108505A1 (ru) Полупосто нное запоминающее устройство
SU1238153A1 (ru) Ферроакустическое запоминающее устройство
SU447754A1 (ru) Запоминающее устройство
SU1691889A1 (ru) Голографическое посто нное запоминающее устройство со сменным носителем голограмм
SU858094A1 (ru) Запоминающее устройство
SU1513520A1 (ru) Стековое запоминающее устройство