Claims (2)
Наиболее близким пО технической сущности к изобретению вл етс устройство дл умножени частоты следовани импульсов, содержащее блок управлени , первый выход которого соединен с установочным входом делител частоты и первым счетчиком импульсов, генератор опорнорЧ частоты, выход которого подключен к первому управл ющему входу ключа и к входу делител частоты, элемент ШШ и последовательно соединенные первый счетчик импульсов , запоминаннций регистр, блок переноса , второй счетчик импульсов и формирователь , выход которого соединен с первым входом элемента ИЛИ, второй , вход которого объединен с установочным входом первого счетчика импульсов , а выход с управл ющим входом блока переноса, при этом вход первого счетчика импульсов соединен с выходом делител частоты, вход запоминающего регистра - со вторым выходом управл ющего блока, а вход второго счетчика импульсов - с выходом ключа, и блок коррекции, состо щий из одновибратора, первого элемента И и последовательно соединенных блока переноса, счетчика и второго элемента И, причем вход одновибратора соединен с выходом формировател , при этом разр дные выходы делител частоты подключены к входам блока пере носа блока коррекгщи, управл ющий вход которого соединен со вторым выходом управл ющего бло1(а, вьосод первого элемента И Ъпока коррекции подключен к входу.счетчика блока коррекции и ко второму управл ющему входу ключа, первый вход - к выходу одновиб ратора, а второй вход к выходу второго элемента И блока коррекции f 2 . Однако данное устройство характеризуетс недостаточно высокой точностью умножени за счет неравномерности скорректированных импульсов на выходе устройства. Цель изобретени - повьшение точности умножени . Цель достигаетс тем, что в устрой ство дл умножени частоты следовани импульсов, содержащее последовательно соединенные первый счетчик импульсов , запоминающий регистр, блок переноса , второй счетчик импульсов и формирователь импульсов, выход которого подключен к управл ющему входу блока переноса и первому входу блока коррек ЦИИ, второй вход которого соединен с синхронизирующим входом запоминающего регистра и первым выходом блока управлени , второй выход которого под ключен к установочным входам делител частоты и первого счетчика импульсов счетный вход которого соединен с выходом делител частоты, вход которого соединен с выходом генератора опорных импульсов, а выходы разр дов с информационными входами блока коррекции , введен вычитающий блок, первый вход которого соединен с выходом блока коррекции, третий вход которого подключен к второму выходу блока управлени , второй вход соединен с выходом генератора опорных импульсов , а выход - со счетным входом второго счетчика импульсов. При этом блок коррекции содержит элемент ИЛИ, элементы И, регистр и счетчик импульсов, разр дньш выходы которого соединены с первыми входами соответствующих элементов И вторые входы которых соединены со счетным входом счетчика импульсов и вл ютс первым входом блока коррекции , третьи входы - с разр дными выходами регистра, синхронизирующий вход которого вл етс вторым входом блока коррекции, а входы , информационными входами блока коррекции , а выходы - со входами элемента ИЛИ, выход которого вл етс вы89 4 ходом блока коррекции, третьим входом которого вл етс установочный вход счетчика импульсов. На чертеже представлена структурна электрическа схема устройства. Устройство содерщ{т блок 1 управлени , генератор 2 опорных импульсов, делитель 3 частоты, первый счетчик 4 импульсов, запоминающий регистр 5, блок 6 переноса кода, второй счетчик 7 импульсов, формирователь 8 импульсов , блок 9 вычитающий, блок 10 коррекции, включающий в себ регистр 11, счетчик 12 импульсов, элементы 13 И, элемент J4 ИЛИ. Умножитель работает следующим образом . Импульсы от генератора 2 поступают на вход делител 3 частоты, коэф фициент делени которого равен коэффициенту умножени устройства. Сигналы с выхода делител 3 с частотой, равной fp/ поступают на вход первого счетчика 4 (fn - частота сигнала опорного генератора 2). За период входного сигнала T)l/f формируе|мый блоком 1, в счетчике 4 образуетс код N периода входного сигнала . Значение N кода периода входного сигнала равно ( N-e)n4 где ent - цела часть числа fo Тх. . Делитель 3 и первый счетчик 4 перед каждым тактом кодировани сбрасываютс сигналом с блока 1 в нулевое состо ние, в результате к концу периода Ту в делителе 3 образуетс некоторое значение крдаДМ, равное ... По окончании периода Tj входного сигнала импульсом с блока 1 управлени коды N и AN перенос тс соответственно в регистр 5 и регистр 11. Если , то элементы 13 И закрыты, и частота сигнала на выходе блока 10 (выход элемента 14 ИЛИ ) равна нулю, так как частота на выходе блока 10 определ етс соотнощением i - { AV 1 BblX где Х« частота сигнала на выходе блока 10; ДМ - значение кода в регистре 1 L L,u частота сигнала, подаваемовых . го на вход счетчика 12; п - разр дность счетчика 12. Частота сигнала на вькоде блока равна поэтому придN 0 импульсы с генератора 2 поступают на вход счетчика 7. Каждый раз при переходе счетчика 7 через нулевое состо ние на выходе формировател 8 образуетс импульс. Этим импульсом осуществл етс перепись кода из регистра 5 через блок 6 в счетчик 7. В результате частота сигнала на выходе устройства равна f Ог1евидно, что период сигнала на выходе устройства равен Т /к тольк при . Если , то дл повьппени точности умножени необходимо осуществить коррекцию периода следовани ЛМ импульсов на входе устройства. Причем эта коррекци должна осущест вл тьс равномерно за врем Ту. Если , например, величина коэффициента умножени и , то коррекции подлежит каждый восьмой импульс на выходе устройства. Коррекци при эт . заключаетс в увеличении периода следовани каждого восьмого импульс на величину TQJ . Счетчик 12 имеет так же как и делитель 3 коэффициент давлени К. Поэтому при поступлеште на вход счетчика 12 К импульсов на выходе блока 10 формируетс йМ импульсов (при и это будет А-ый, 2-ый, 20-ый,... 50-ый импульсы ) . Каждый из импульсов с выхода умножител блока 10 запрещает прохо дение очередного импульса с генератора 2 через блок 1 на вход второг счетчика 7. Это означает увеличение периода следовани импульсов на выходе устройства на величину о-. В предлагаемом устройстве осуществл етс равномерна коррекци периода следовани частоты импульсов внутри периода входного сигнала. В результате смещение реально следующих импульсов относительно идеальн оп/2. расставленных составл ет В известном устройстве указанное см щение определ етсд выражением Отношение показывает, чт в предлагаемом изобретении величина смещени уменьшаетс в & N раз по сравнению с известными устройствами Таким образом данное устройство поз вол ет повысить точность умножени . O& Формула изобретени 1. Устройство дл умножени частоты следовани импульсов, содержащее последовательно соединенные первый счетчик импульсов, запоминающий регистр , блок переноса, второй счетчик импульсор и формирователь импульсов , выход которого подключен к управ л кмцему входу блока переноса и первому входу блока коррекции, второй вход которого соединен с синхронизирующим входом запоминающего регистра и первым выходом блока управлени , второй выход которого подключен к установочным входам делител частоты и первого счетчика импульсов, счетный вход которого соединен с выходом делител частоты, вход которого соединен с выходом генератора опорных импульсов, а выходы разр довс информационными входами блока коррекции , отличающеес тем, что, с целью повышени точности умножени , в него введен вычитающий блок, первый вход которого соединен с выходом блока коррекции, третий вход которого подключен к второму выходу блока управлени , второй вход соединен с выходом генератора опорных импульсов, а выход - со счетным входом второго счетчика импульсов. 2. Устройство по п. 1, о т л и ч а ю- t а е с тем, что блок коррекции содержит элемент ИЛИ, элементь И; регистр и счетчик импульсов, разр дные выходы которого соединены с первыми входами соответствующих п-лементов И, вторые входы которых соединены со счетньм входом счетчика импульсов и вл ютс первым входом блока коррекции, третьи входы с разр дными выходами регистра, синхронизирующий вход которого вл етс вторы - входом блока коррекции, а входы - информационными входами блока коррекции, а выходы - со входами элемента ИЛИ, выход которого вл етс выходом блока коррекции, третьим входом которого вл етс установочный Бход счетчика импульсов. Источники информации, прин тые во вн ма ше при экспертизе 1.Авторское свидетельство СССР № 357668, кл. Н 03 К 5/01, 197i. The closest to the technical essence of the invention is a device for multiplying the pulse frequency, containing a control unit, the first output of which is connected to the installation input of the frequency divider and the first pulse counter, a frequency generator, the output of which is connected to the first control input of the key and to the input frequency divider, the SHS element and serially connected first pulse counter, memorization register, transfer unit, second pulse counter and driver, the output of which is connected with the first input of the OR element, the second one, whose input is combined with the installation input of the first pulse counter, and the output with the control input of the transfer unit, while the input of the first pulse counter is connected to the output of the frequency divider, the storage register input - with the second output of the control unit, and the input of the second pulse counter with the key output, and the correction unit, consisting of the one-shot, the first element AND and the series-connected transfer unit, the counter and the second element, And, the input of the one-vibration is connected to the output home of the former, and the bit outputs of the frequency divider are connected to the inputs of the transfer unit of the offset unit, the control input of which is connected to the second output of the control unit (a, the first of the first element I of the correction side is connected to the second control unit) key input, the first input is to the output of the single-oscillator, and the second input is to the output of the second element AND of the correction unit f 2. However, this device is characterized by insufficient multiplication accuracy due to the unevenness of the corrected pulses at the device output. The purpose of the invention is to increase the accuracy of multiplication. The goal is achieved in that the device for multiplying the pulse frequency, containing the first pulse counter connected in series, a memory register, a transfer unit, a second pulse counter and a pulse shaper, the output of which is connected to the control input of the transfer unit and the first correction unit, the second input of which is connected to the synchronization input of the memory register and the first output of the control unit, the second output of which is connected to the installation inputs of the frequency divider and the first counter Pulses whose counting input is connected to the output of a frequency divider, whose input is connected to the output of the reference pulse generator, and the bit outputs to the information inputs of the correction unit, a subtractive unit is entered, the first input of which is connected to the output of the correction unit, the third input of which is connected to the second output control unit, the second input is connected to the output of the reference pulse generator, and the output is connected to the counting input of the second pulse counter. The correction block contains the OR element, the AND elements, the register and the pulse counter, the discharge outputs of which are connected to the first inputs of the corresponding elements AND the second inputs of which are connected to the counting input of the pulse counter, and the third inputs to the negative ones the register outputs, the synchronizing input of which is the second input of the correction unit, and the inputs, the information inputs of the correction unit, and the outputs with the inputs of the OR element whose output is output 4 by the progress of the correction unit, im input of which is the installation input pulse counter. The drawing shows a structural electrical circuit of the device. The device contains {t control block 1, generator 2 reference pulses, divider 3 frequencies, first counter 4 pulses, memory register 5, block 6 code transfer, second counter 7 pulses, driver 10 pulses, block 9 subtractive, block 10 correction, including Register 11, counter 12 pulses, elements 13 AND, element J4 OR. The multiplier works as follows. The pulses from the generator 2 are fed to the input of the splitter 3 frequency, the division factor of which is equal to the multiplication factor of the device. The signals from the output of the divider 3 with a frequency equal to fp / are fed to the input of the first counter 4 (fn is the frequency of the signal of the reference oscillator 2). During the period of the input signal T) l / f formed by unit 1, counter 4 forms the code N of the period of the input signal. The value N of the code of the input signal period is (N-e) n4 where ent is the integral part of the number fo Tx. . Divider 3 and first counter 4 before each coding cycle are reset by the signal from block 1 to the zero state, as a result, by the end of the period Tu in divider 3, a certain krdDM value is formed, equal to ... At the end of the input signal period Tj, the pulse from control block 1 codes N and AN are transferred respectively to register 5 and register 11. If, then elements 13 are closed and the frequency of the signal at the output of block 10 (output of element 14 of OR) is zero, since the frequency at the output of block 10 is determined by the ratio i - { AV 1 BblX where X "frequency of the output signal block 10; DM is the code value in the register 1 L L, u is the frequency of the signal supplied. Go to the input of the counter 12; n is the width of the counter 12. The frequency of the signal in the block code is therefore so that the impulse from the generator 2 arrives at the input of the counter 7. Each time the counter 7 goes through the zero state, an impulse is formed at the output of the driver 8. This pulse is used to copy the code from register 5 through block 6 to counter 7. As a result, the frequency of the signal at the output of the device is equal to f Og1 that the period of the signal at the output of the device is equal to T / C only at. If, then, in order to increase the multiplication accuracy, it is necessary to carry out a correction of the period of following LM pulses at the device input. Moreover, this correction should be carried out evenly over the time TU. If, for example, the magnitude of the multiplication factor and, then every eighth pulse at the output of the device is subject to correction. Corrections at fl. is to increase the duration of every eighth pulse by TQJ. Counter 12, like divider 3, has a pressure ratio K. Therefore, when you enter the counter 12 K pulses, dM pulses are formed at the output of unit 10 (with and this will be A-second, second, 20th, ... 50 th pulses). Each of the pulses from the output of the multiplier unit 10 prohibits the passage of the next pulse from the generator 2 through the block 1 to the input of the second counter 7. This means an increase in the pulse period at the output of the device by the value o-. In the proposed device, the pulse frequency follow-up period is uniformly corrected within the period of the input signal. As a result, the displacement of the really next pulses is relatively ideal op / 2. In the known device, this definition is determined by the expression: The ratio indicates that in the present invention the magnitude of the displacement is reduced by & N times compared to known devices. Thus, this device allows to increase the multiplication accuracy. O & Claim 1. Device for multiplying the pulse frequency, comprising a serially connected first pulse counter, a memory register, a transfer unit, a second pulse counter and a pulse shaper, the output of which is connected to the control unit of the transfer unit and the first input of the correction unit, the second input of which connected to the synchronization input of the memory register and the first output of the control unit, the second output of which is connected to the installation inputs of the frequency divider and the first counter pulses, the counting input of which is connected to the output of a frequency divider, the input of which is connected to the output of the reference pulse generator, and the outputs of the discharge with information inputs of the correction unit, characterized in that, in order to increase the multiplication accuracy, a subtraction unit is inserted into it, the first input of which is connected with the output of the correction unit, the third input of which is connected to the second output of the control unit, the second input is connected to the output of the reference pulse generator, and the output to the counting input of the second pulse counter. 2. The device according to claim 1, that is, that the correction block contains the element OR, the element AND; the register and pulse counter, the bit outputs of which are connected to the first inputs of the corresponding p-elements And, the second inputs of which are connected to the counter input of the pulse counter and are the first input of the correction unit, the third inputs to the register's bit outputs, the synchronizing input of which is the second - the input of the correction unit, and the inputs - the information inputs of the correction unit, and the outputs - with the inputs of the OR element, the output of which is the output of the correction unit, the third input of which is the installation bypass of the imp counter pulses. Sources of information taken internally during the examination 1. USSR author's certificate No. 357668, cl. H 03 K 5/01, 197i.
2.Авторское свидетельство СССР № 576658, кл. Н 03 К 5/01, 1976.2. USSR author's certificate number 576658, cl. H 03 K 5/01, 1976.
SA SA
JJ