SU1004905A1 - Digital frequency meter - Google Patents

Description

(54) ЦИФРОВОЙ ЧАСТОТОМЕР(54) DIGITAL FREQUENCY

1one

Изобретение относитс  к автоматике и информационно- измерительной технике и лредиазначаетс  дл  автоматического измерени  частоты с выдачей результатов измерени  в ш«|фрвом коде, пригодном; дл  ввода в электронную цифрочвую вычислительную машину.The invention relates to automation and measurement technology and is designed to automatically measure frequency with the output of measurement results in a w | fir code suitable; for input into an electronic digital computing machine.

Известен цифровой частотомер, содержа1аий генератор эталонной частоты, счетчик импульсов эталриной частоты, Q формирователь импульсов измер емой частоты, а также различные вспсжюгательные схемы Ci 1 A digital frequency meter is known, containing a reference frequency generator, a pulse counter of the reference frequency, a Q pulse generator of the measured frequency, as well as various flash circuits Ci 1

Недостатком известного частотомера  вл етс  его низкое быстродействие, isThe disadvantage of the known frequency meter is its low speed, is

Наиболее близким к предлагаемому изобретению  вл етс  ус1Гр Лство, содержащее генератор эталонной частоты, первый и второй де втвпи частоты, упра&а емые от разр дного регистра, пос . 20 довательно соединенные первый и второй блоки задержки, счетчик импульсов измер емой частоты, линейку вентилей, закольцованный сдвиговый регистр, последовательно соединенные блок антв совпадений,блок задержки и элемент ИЛИ, второй вход которого подключен к выходу формировател  импульсов, пер. вому входу схемы антисоЕшайений и суммирующему входу реверсивного счетчика, вычитающий вход которого соединен с 9Ь1ходом пнфрового интег-. ратор вхрй koTOporo соединен с выходом второго делител  частоты. Постедовательно соединенные блоки- антисовпадений , блок задержки и элемент ИЛИ, служат дл  исключени  потери импульса измер емой частоты при установке счетчика измер емой частоты в ноль и представл пот собой одну из возможных реализаций блока исключени  пот ,ри импульсов измер емой частоты С21 ,The closest to the proposed invention is a USGG Folk, containing a reference frequency generator, the first and second frequency, controlled by the bit register, pos. 20 consequently connected first and second delay blocks, a pulse counter of the measured frequency, a valve array, a looped shift register, serially connected coincidence block antv, a delay block and an OR element, the second input of which is connected to the output of the pulse former, trans. the input of the antisolving circuit and the summing input of the reversible counter, the subtracting input of which is connected to the PN input of the integrated integrator. A ram of the second KoToPoro is connected to the output of the second frequency divider. Consequently, the interlocking anti-coincidence blocks, the delay unit, and the OR element, serve to eliminate the loss of the measured frequency pulse when the measured frequency counter is set to zero and represents sweat as one of the possible implementations of the sweat exclusion unit, the measured frequency pulses C21,

Недостатки известногоч устройствабольшой объем обаруцовеази  при большой : частоте сн ти  результата и высокой точности измерени  частоты, а также небольшой диапазон измер емых чаотот при заданной точности и частоте сн ти  результата.The disadvantages of the known device are a large volume of obaruzovas at a large: frequency of result removal and high accuracy of frequency measurement, as well as a small range of measured frequencies at a given accuracy and frequency of result removal.

Цель изобретени  - повышение надежности ..The purpose of the invention is to increase reliability ..

Поставленна  Цепь достигаетс  тем, что в вдфровой частотомер, содержащий формирователь импульсов, реверсивный с%етчик, счетчик импульсов измер емой частоты, регистр, преобразователь Koj -частота, первый и второй дешигели частоты, разр5юный регистр, генератор эталсжной частоты, выход которого подкшочен к входам и второго делктепей частоты, вторые входы которых подключены соответственно k первому   второму выходам реи вдного регистра, выход второго делител  частоты с первым входом преобразовател  код- частота, второй вход которого подключен к выходу регистра, вход формировател  импульсов подключе  к входной иогае усаройств1а, а выход формировател  ЕМ1 льсов, - к суммирующему входу реверсивного счетчика, блок исключени  потери импульса, запоминающее устройство, блок управлени , триггер, элемент И, счетчик адреса запоминающего устройства (ЗУ), первый вход которого соединен с входом блока управлени  и с выходом пёртого делите;. частоты, установочные входы счетчика адреса запомзшаюшего устройства соединены с первым входом триггера, с устанс вочными входами реверсивного счетчика и с ишной установки начального состо ни  устрсЛства , первый выход счетчика адреса запо минающего устройства подключен к входу триггера, а второй выход счетчика адреса запоминающего устройства подключен к первому входу запоминающего устройства, второй вход которого соединен с первым выходом блока управлени , третий вход запоминающего устройства соединен с выходом счетчика импульсов измер емо частоты, а выход запоминающего устройства соединен с первым входом регистра , второй вход которого подключен к второму выходу блока управлени , третий выход которого соединен с первым входом счетчика импульсов измер емой частоты, а четвертый выход блока управлени  соедкшен с nepBbnvi входом блока исключени  потери импульса , второй вход которого соединен: с выходом формировател  импульсов,а вых блока исключени  потери импульса соединен с вторым входом счетчика импульсов тел  код-частота подключен к первому входу элемента И, второй вход которого соединен с выходом триггера, а выходThe delivered chain is achieved by the fact that in a digital frequency meter containing a pulse shaper, a reversing meter, a pulse frequency counter of the measured frequency, a register, a Koj frequency converter, a first and second frequency descalers, a discharge register, a frequency generator, the output of which is connected to the inputs and the second delktepey frequency, the second inputs of which are connected respectively k to the first second output of the secondary register, the output of the second frequency divider with the first input of the code-frequency converter, the second input of which is connected The input to the register output, the input of the pulse driver is connected to the input input, and the output of the pulse generator EM1 is connected to the summing input of the reversible counter, the pulse loss exclusion unit, the memory unit, the control unit, the trigger, the I element, the address counter of the storage device (memory) , the first input of which is connected to the input of the control unit and with the output of the first divide ;. the frequency, the installation inputs of the address of the jamming device are connected to the first input of the trigger, the installation inputs of the reversible counter and the setting of the initial state of the device, the first output of the address counter of the storage device is connected to the trigger input, and the second output of the address memory counter is connected to the first memory input, the second input of which is connected to the first output of the control unit, the third memory input is connected to the output of the pulse counter the measured frequency, and the memory output is connected to the first input of the register, the second input of which is connected to the second output of the control unit, the third output of which is connected to the first input of the pulse counter of the measured frequency, and the fourth output of the control block is connected to the nepBbnvi input of the loss elimination block pulse, the second input of which is connected: to the output of the pulse former, and the output of the pulse loss elimination block is connected to the second input of the pulse counter of the code-frequency body connected to the first input of the And element, the second input of which is connected to the trigger output, and the output

элемента И соединен с вычитающим вхо. дом реверсивного счетчика, -причем второй вход счетчика адреса запоминающего устройства подключен к шине установки коэффициента пересчета устройства .element And is connected to the subtractive input. the house of the reversible counter, and the second input of the counter of the address of the storage device is connected to the bus of the installation of the conversion factor of the device.

На фиг. 1 изображена блок- схема цифрового частотомера; на фиг. 2 - диаг рамма, по сн юща  принцип действи  устройства.FIG. 1 shows a block diagram of a digital frequency meter; in fig. 2 - diag ram, explaining the principle of the device.

Цифровой частотомер содержит первый и второй делители 1 и 2 частоты, разр дный регистр 3, формирователь 4 импульсов , блок 5 исключени  потери нмпульса измер емой частоты, счетчик 6The digital frequency meter contains the first and second dividers 1 and 2 frequencies, the discharge register 3, the shaper of 4 pulses, the block 5 for eliminating the loss of an impulse of the measured frequency, the counter 6

импульсов измер емой частоты, запоминающее , устройство 7, блок 8 управлени , счетчик 9 адреса запоминающего устройства, регистр 10, элемент 11 И, преобразователь 12 код - частота,measured frequency pulses, memory, device 7, control block 8, memory address address counter 9, register 10, element 11 AND, code-frequency converter 12,

реверсивный счетчик 13, генерйтор 14 эталонной частоты и триггер 15.reversible counter 13, generator 14 reference frequency and trigger 15.

- Устройство работает следующим образом.- The device works as follows.

Принцип действи  частотомера по сн етс  фиг. 2, на которой через TQ обозначен образцовый интервал врем&ни TO при к- ом измерении частоты у , через Tj - последовательность следующих друг за другсм равных интерваловThe principle of operation of the frequency meter is explained in FIG. 2, in which TQ denotes the exemplary time interval & TO in the kth measurement of frequency y, Tj denotes the sequence of each other having equal intervals

vpeMewit причем (7lToгдe m - число п - разр дных чисел, записанных. в запоминающем устройстве 7. На фиг. 2 т 3, сумма импульсов частоты f на интервале времени Тр , т.е. к-ом измерении. Чтобы получить первый результат измерени , необходимо Подсчитать сумму импульсов частоты f j( на интервале времени Т Q , т.е. М . Дл  того, чтобы получить результат второго измерени , нужно на суммь импульсов N вычесть число импульсо&г прищедщих за интервал времени Т и прибавить число импульсов частоты f прищедщих за интервал време1Ш Т J . Дл  получени  К+ 1 -го измерени  нужно из суммы импульсов N вычесть число мипульсов, пришедших за интервал времени Т,. и прибавить число импульсов, пркщедишх на интервале, т.е на интервале времени Т, который следует после интервала Т х через врем  ТдvpeMewit and (7lT togde m - the number of n - bit numbers recorded in the memory 7. In Fig. 2, t 3, the sum of the pulses of frequency f in the time interval Tr, i.e. to the k-th dimension. To get the first measurement result It is necessary to calculate the sum of the frequency pulses fj (over the time interval T Q, i.e. M. In order to get the result of the second measurement, you need to subtract the number of pulses & gs over the time interval T by the sum of pulses N and add the number of frequency pulses f peepers over the time interval 1S T T J. To obtain the K + 1 th dimension, From the sum of pulses N, subtract the number of mipulses that came during the time interval T, and add the number of pulses at the interval, that is, at the time interval T, which follows the interval T x after time Td

Claims (2)

1. Ермолов Р. С. Цифровые часто томеоы, Л., Эйерги , 1973 с. 8. ,1. Ermolov, R.S. Digital, Frequently Tomeoi, L., Aergi, 1973 p. eight. , 2. Авторское свидетельство СССР поза вке № 2819291/18-21, кл. QO1 R 23/ОО,4.03.8О2. USSR author's certificate, pose No. 2819291 / 18-21, cl. QO1 R 23 / OO, 4.03.8О /,/, гаha 1 о1 o