Изобретение относитс к вычислительной технике и может быть применено в цифровых вычислительных машинах , специализированных вычислительных устройствах и вычислительных средах, построенных на больших интегральных схемах. Известно устройство дл вычислени зависимости Z , содержащее блок суммировани , счетчик, элементы И, ИЛИ, коммутаторы, причем втора , треть и четверта группы входов блока суммировани соединены соответственно с выходами первого, второго и третьего коммутаторов, ко входам которых подключены соответственно выходы регистров первого и второго операндов и регистра результата Недостатком устройства вл етс невысокое быстродействие из-за того вычислительный процесс организован в виде последовательности циклов Наиболее близким по технической сушности к предлагаемому вл етс устройство, содержащее первый счетчик , три элемента И, четыре элемента Запрет, второй счетчик и коммутатор , причем выход первого элемента И соединен с первым входом первого элемента ИЛИ, BTODoro элемента И, третьего и четвертого элементов Запрет, второй вход элемента ИЛИ соединен с выходом коммутатора и первым входом первого счетчика f2j. Недостатком известного устройст ва вл етс .невысокое быстродействие, определ емое тем, что исходные величины х и у лредставл ютс в виде серии импульсов, обработка которых реализуетс последовательно. Цель изобретени - увеличение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство, содержащее элемент И и элемент ИЛИ, первый вход которого соединен с выходом элемента И, до3 полнительно введены четыре группы по п-1 сумматоров по модулю два (п-разр дность представлени аргумента х), п одноразр дных сумматоров и (п-1) элементов И с инверсным входом, причем первые входы одноразр дных сумма торов соединены с входами разр дов аргумента х устройства, выходы одноразр дных сумматоров вл ютс выхода . устройства, вход i-ro сумматора по модулю два первой группы (,2,,..„ п-1) соединен с входом (i+2)-ro разр да аргумента У- устройства, выход -го сумматора по модулю два первой . группы соединен с пр мым входом i i yjinuj ,lfifl n. V- jityii-juiij I i J элемента И с инверсным входом, инвер ный вход которого соединен с выходом uiwllEi OVf TT 1Л гр тч л т- 1 f г f тзгус и f ) -го сумматора по модулю два второй группы, первый вход которого соединен с выходом г-го сумматора по модулю два третьей труппы и первым входом I-го сумматора по модулю два четвертой группы, выход которого соединен со вторым входом )-го одноразр дного сумматора, второй и тре тий входы i-го. сумматора по модулю два четвертой группы соединены соответственно с выходом i-ro элемента И с инверсным входом и выходом i-ro сумматора по модулю диа первой групп ( , 2, . .п-1), второй вход JTO сум матора по модулю два второй группы подключен к входу (j-4-3)ro разр да аргумента устройства (J 1,2,. . .п-1) второй вход ic-ro сумматора по модулю два третьей группы соединен с выходом (k-l)-ro сумматора по модулю два первой группы, второй вход k-ro сумматора по модулю два первой групп соединен с выходом (k-l)-ro сумматора по модулю два четвертой группы, выход переноса k-ro одноразр дного сумматора соединен с третьим входом (k-l)-ro одноразр дного сумматора (,3,...,п-1), второй вход элемента ИЛИ соединен с входом первого раз р да аргумента у устройства, вход второго разр да которого соединен с первым входом элемента И и первым входом первого сумматора по модулю два третьей группы, второй вход кото рого соединен с выходом элемента ИЛИ и вторым входом п-го одноразр дного сумматора, третий вход которого соединен с выходом переноса первого одноразр дного сумматора, второй вход элемента И соединен с входом третьего разр да аргумента у устройства . t На чертеже представлена блок-схе-ма устройства дл случа . Устройство содержит четыре группы по п-1 сумматоров 1-4 по модулю два, л-1 элемент И 5 с инверсным входом, п-} одноразр дный сумматор 6, элемент И 7, элемент ИЛИ 8, одноразр дный сумматор 9, входы-10 и II аргументов, выходы 12. Сумматоры по модулю два первой, второй, третьей и четвертой групп, одноразр д1-ш1й озонатор и элемент И с инверсным входом, имеющие одинаковый индекс J, образуют -й вычитатеиь - сумматор ( i l ,2, , . п-1), В основу работы устройства положео UUnUJOy iJclUUltll У С 1 pUMV I Ни НиЛиЖ но выражение Z « Х1--v при . -и у х., Работу предлагаемого устройства пойсиим на примере вычислени зависимости вида Z.,:i;e ЗВ 1 , Устройство работает следующим образом . При подаче на вход 10, т.е. на разр ды 10,|, 2 ..., .иу, 10,., соответственно значений разр дов аргумента X, а на вход 11 , т.е. на разр ды 11 , 11 ,..., 11 , соответственно значений разр дов аргумента у после окончани переходного процесса в схеме на выходе элемента ИЛИ 8 и на выходе четвертого элемента 4 сложени по модулю два каждого вьгчитател - сумматора образуютс значени величины В, а на выходе одноразр дного сумматора 6 каждого вычитани - сумматора по выражению образзтот- с соответственно значени разр дов искдмой величины Z. Благодар введению новых элементов и св зей между ними существенно увеличиваетс быстродействие, которое равно времени переходного процесса в схеме , т.е. решение получаетс за промежуток времени, равный задержке сигнала между входом и выходом устройства. По сути предлагаемое устройство вл етс комбинационным и может работать в асинхронном режиме. Этот факт способствует применению предлагаемого устройства в вычислительных системах или структурах, реализующих вычислительный процесс в реальном масштабе времени. Формула изобретени Устройство дл вычислени функции Z , содержащее элемент И и элемент ИЛИ, первый вход которого соединен с выходом элемента И, от-.
личающеес тем, что, с целью повьш1ени быстродействи , в него введены четыре группы по п-1 сумматоров по модулю два (п - разр дност представлени аргумента х), п.одноразр дных сумматоров и п-1 элементов И с инверсным входом, причем первые входы одноразр дных сумматоров соединены с входами разр дов аргумента х устройства, выходы одноразр дных сум маторов вл ютс выходами устройства вход i-го сумматора по модулю два первой группы (,2,...,п-1) соединен с входом (ti-2)-ro разр да аргумента устройства, выход 1-го сумматора по модулю два первой группы соединен с пр мым входом 1-го злемента И с инверсным входом, инверсный вход которого соединен с выходом I-ro сумматора по модулю два второй группы, первый вход которого соедине с выходом i-ro сумматора по 1одулю два третьей группы и первым входом 1-го сумматора по модулю два четвертой группы,-выход которого соединен со вторым входом .1-го одноразр дного сумматора, второй и третий входы -f-ro сумматора по модулю два четвертой Г15уппы соединень) соответственно выходом t-ro элемента И с инверсным входом и Выходом 4 то сумматора по модулю два первой группы (,2,..., п-1)-., второй вход j-ro сумматора по модулю два второй группы подключен к входу (j43)-ro разр да аргумента устройства (,2,,..,п-1), второй вход fc-ro сумматора по моду лю два третьей группы соединен с рыходом (k-l)-ro сумматора по модулю два первой группы, второй вход i(-fo сумматора по модулю два первой группы соединен с выходом ( сумматора по модулю два четвертой группы, выход переноса 1(-го одноразр дного
сумматора соединён с третьим входом . k-l)-ro одноразр дного сумматора (,3,.. ,11-1), второй вход элемента ИЛИ соединен с вхоцом первого разр да аргумента устройства, вход второго разр да которого соединен с первым входом элемента И и первым входом первого сумматора по модулю два третьей группы, второй вход которого соединен с выходом элемента ИЛИ и вторым входом Vf-ro одноразр дного сумматора, третий вход которого соединен с выходом переноса первого одноразр дного сумматора, второй вход элемента И соединен с входом третьего разр да аргумента J устройства.
Источники информации, прин тые во внимание при экспертизе
1,Авторское свидетельство СССР № 646330; кл. G 06 F 7/38, 1979.