Claims (2)
Изобретение относитс к импульсной технике и может быть использовано в различных устройствах - синтезаторах частот устрюйствах автоматического регулировани , измерительных устройствах и т.п. Известен делитель частоты, содержащий в каждом разр де счетный триггер и схему совпадени , один из входов которой соединен с входной шиной установки коэффициентов делени соответствующего разр да t 1Недостатком такого делител вл етс ограниченны частотный диапазон, так как дл блокировани очередного входного импульса необходимо, чтобы до его прихода закончилась установка запрещающего состо ни триггера управлени , задержанна относительно предыдущего входного импульса. Наиболее близким техническим решением к предлагаемому изобретению вл етс де лвтель частоты, содержащий счетные разр ды , каждый из которых содержит счетный триггер и элемент И, первый вход которого соединен с управл ющим входом данного разр да, а выход счетного триггера соединен с выходом данного разр да , вторые входы всех элементов И соединены The invention relates to a pulse technique and can be used in various devices - frequency synthesizers, automatic control devices, measuring devices, etc. A frequency divider is known, containing in each bit a counting trigger and a coincidence circuit, one of the inputs of which is connected to the input bus of setting the division factors of the corresponding bit t 1 The disadvantage of such a divider is the limited frequency range, since for blocking the next input pulse it is necessary its arrival, the setting of the prohibitory condition of the control trigger, delayed relative to the previous input pulse, has ended. The closest technical solution to the present invention is a frequency switch containing counting bits, each of which contains a counting trigger and an element, the first input of which is connected to the control input of this bit, and the output of the counting trigger is connected to the output of this bit , the second inputs of all elements And are connected
2. Недостатком этого делител частоты вл етс сравнительно узкий частотный диапазон входных сигналов. Цель изобретени - расширение частотного диапазона.входных сигналов. Поставленна цель достигаетс тем, ЧТ9 в делитель частоты, содержащий счетные разр ды, каждый из которых содержит счетный триггер и элемент И, Первый вход которого соединен с управл ющим входом данного разр да, а выход счетного триггера соединение выходом данного разр да, вторые входы всех элементов И соединены, в каждый разр д введен формирователь разностной импупьоной последовательности, выход и первый вход которого соединены соответственно с входом счетного триггера и выходом элемента И данного разр да, вход котороГО соединен с выходом предыдущего разр да и вторым входом формировател разностной импульсной последовательности, вход первого разр да соединен с входом делител частоты, а выход последнего разр да соединен с вторыми входами элементов И. На чертеже показана структурна схема делител частоты. Делитель частоты содержит счетные разр ды 1, каждый из которых содержит счетный триггер 2, формирователь 3 разностной импульсной последовательности и элемент И 4, первый вход которого соединен с управл ющим входом 5 данного разр да 1, а выход счетного триггера 2 соединен с выходом данного разр да 1, вторые входы всех элементов И 4 соединены , выход и первый вход формировател 3 разностной импульсной последовательности каждого разр да 1 соединены соответственно с входом счетного триггера 2 и выходом элемента И 4 данного разр да 1, вход которого соединен с выходом пре дыдущего разр да 1 и вторым входом фор мировател 3 разностной импульсной последовательности , вход первого разр да 1 соединен с пходом 6 лелител частоты, а выход последнего разр да 1 соединен с вторыми входами элементов И 4. Делитель частоты работает следующим образом. Рассмотрение работы делител частоты начинаем с момента, когда на выходе 7 делител устанавливаетс низкий уровень напр жени . При этом в каждом разр де делител формирователь 3 разностной импульсной последовательности беспреп т ственно пропускает импульсы со своего второго входа на вход счетного триггера 2 своего разр да, и делитель частоты ра ботает как обычный последовательный счетчик. Через 2 периода входных импульсов, где Vi- число разр дов, на вы ходе делител частоты начинаетс положи тельный импульс, который при наличии разрешающего уровн напр жени на управл ющих входах 5 через элементы И 4 может подаватьс на первые входы формирователей 3 разностной импульсной последовательности , которые не пропускают на выхс д один очередной импульс с второго своего входа по приходу импульса на первый вход. При вырезании входного импульса разр да период выходного сигнала делител частоты удлин етс на 2 периода входного сигнала делител . Таким образом, с помощью кода установки коэффициентов делени может быть задан любой целочисленный коэффициент делени от 2 до 2 -1, где И - количеств разр дов делител частоты. Формула изобретени Делитель частоты, содержащий счетные разр ды, каждый из которых содержит счетный триггер и элемент И, первый вход которого соединен с управл ющим входом данного разр да, а выход счетного триггера соединен с выходом данного разр да , вторые входы всех элементов И соединены , отличающийс тем, что, с целью расщ1фен-;1 частотного диапазона входных СИ1 налов, в каждый разр д введен формтфователь разностной импульсной последовательности, выход и первый вход которого соединены соответственно с входом счетного триггера и выходом элемента И данного разр да, вход которого соединен с выходом предыдущего разр да и вторым входом формировател разностной импульсной последовательности , вход первого разр да соединен с входом делител частоты, и выход последнего разр да соединен с вторыми входами элементов И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 251274, кл. Н ОЗ К 23/26, 1967. 2,Авторское свидетельство СССР № 649138, кл. Н ОЗ К 23/О2, 1977 (прототип).2. The disadvantage of this frequency divider is the relatively narrow frequency range of the input signals. The purpose of the invention is to expand the frequency range of the input signals. The goal is achieved by the fact THT9 to a frequency divider containing counting bits, each of which contains a counting trigger and an element AND, the first input of which is connected to the control input of this bit, and the output of the counting trigger connection is the output of this bit, the second inputs of all elements AND are connected, in each bit a shaper of a differential sequence is entered, the output and the first input of which are connected respectively to the input of the counting trigger and the output of the AND element of the given bit, the input of which is connected to Exit of the previous discharge and the second input of the differential pulse sequence entrance of the first discharge is connected to the input of the frequency divider and the output of the latter is connected to the discharge elements second inputs I. The drawing shows a block diagram of a frequency divider. The frequency divider contains counting bits 1, each of which contains counting trigger 2, shaper 3 of a differential pulse sequence and element 4, the first input of which is connected to control input 5 of this bit 1, and the output of counting trigger 2 is connected to the output of this digit yes 1, the second inputs of all elements AND 4 are connected, the output and the first input of the imaging unit 3 of the differential pulse sequence of each bit 1 are connected respectively to the input of the counting trigger 2 and the output of the AND 4 element of this bit 1, which input о is connected to the output of the previous bit 1 and the second input of the forwarder 3 differential pulse sequence, the input of the first bit 1 is connected to the pass 6 of the frequency generator, and the output of the last bit 1 is connected to the second inputs of the And 4 elements. The frequency divider works as follows . Consideration of the work of the frequency divider starts from the moment when the output of the 7 divider is set to a low voltage level. At that, in each divider position, the shaper 3 of the differential pulse sequence freely transmits pulses from its second input to the input of the counting trigger 2 of its bit, and the frequency divider operates as a normal sequential counter. After 2 periods of input pulses, where Vi is the number of bits, a positive pulse starts at the output of the frequency divider, which, if there is a voltage level at the control inputs 5, through the elements 4 can be fed to the first inputs of the formers 3 of the differential pulse sequence, which do not allow one regular pulse from the second input to the output for the arrival of a pulse to the first input. When cutting the input discharge pulse, the period of the output signal of the frequency divider lengthens by 2 periods of the input signal of the divider. Thus, with the help of the installation code of the division factors, any integer division factor can be set from 2 to 2-1, where I are the numbers of bits of the frequency divider. The Invention A frequency divider containing counting bits, each of which contains a counting trigger and an element, the first input of which is connected to the control input of the given bit, and the output of the counting trigger connected to the output of the given bit, the second inputs of all the elements of And connecting, characterized in that, for the purpose of expanding the frequency range of input SI1 inlets, a formatter of a differential pulse sequence is entered in each section, the output and first input of which are connected respectively to the input of the counting trigger and the output of the element And this bit, the input of which is connected to the output of the previous bit and the second input of the differential pulse shaper sequence, the input of the first bit is connected to the input of a frequency divider, and the output of the last bit is connected to the second inputs of the elements I. Information sources received into account during the examination 1. USSR author's certificate No. 251274, cl. N OZ K 23/26, 1967. 2, USSR Copyright Certificate No. 649138, cl. N OZ K 23 / O2, 1977 (prototype).