SU809483A1 - Phase comparator - Google Patents

Phase comparator Download PDF

Info

Publication number
SU809483A1
SU809483A1 SU792711768A SU2711768A SU809483A1 SU 809483 A1 SU809483 A1 SU 809483A1 SU 792711768 A SU792711768 A SU 792711768A SU 2711768 A SU2711768 A SU 2711768A SU 809483 A1 SU809483 A1 SU 809483A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
trigger
pulse
clock
phase comparator
Prior art date
Application number
SU792711768A
Other languages
Russian (ru)
Inventor
Марк Яковлевич Каплан
Владимир Алексеевич Бабушкин
Original Assignee
Предприятие П/Я Р-6424
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6424 filed Critical Предприятие П/Я Р-6424
Priority to SU792711768A priority Critical patent/SU809483A1/en
Application granted granted Critical
Publication of SU809483A1 publication Critical patent/SU809483A1/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1one

Изобретение относитс  к фазоизмерительной технике и может использоватьс  дл  построени  устройств автоматической синхронизации передвижных электроустановок.The invention relates to phase-measuring technology and can be used to build automatic synchronization devices for mobile electrical installations.

Известен фазовый компаратор, содержащий TpKfrep и три элемента , И-НЕ, причем первые входы первого и второго элементов И-НЕ соединены соответственно с первым и вторым установочными входами триггера, вторые входы этих элементов соединены соответственно с пр мым и инверсным выходами триггера, а выходы подключены ко входам третьего элемента И-НЕ Ц.A phase comparator is known that contains a TpKfrep and three elements, NAND, the first inputs of the first and second elements NAND connected respectively to the first and second installation inputs of the trigger, the second inputs of these elements are connected respectively to the forward and inverse outputs of the trigger, and the outputs connected to the inputs of the third element AND NOT HE.

Однако в известном фазовом компараторе при совпадении во времени фронтов импульсов сравниваемых частот может происходить несрабатывание или двойное срабатывание компаратора , т.е. точность его невысока.However, in the well-known phase comparator, when the pulse fronts of the compared frequencies coincide in time, the comparator may fail or double trip, i.e. its accuracy is low.

Цель изобретени  - повышение точности , исключение несрабатываний или двойных срабатываний при совпа дении во времени фронтов импульсов сравниваемых частот.The purpose of the invention is to improve the accuracy, exclude failures or double alarms when the fronts of the compared frequencies coincide in time.

Поставленна  цель достигаетс  тем, что в фазовый компаратор, содержащий триггер и три элемента И-НЕ , причем первые входы первого и второго элементов И-НЕ соединены соответственно с первым и вторым установочными входами триггера, вторые .входы этих элементов соединены /сЪответственно с пр мым и ин версным входами триггера , а выходы подключены ко входём третье0 го элемента И-НЕ, введены тактовый генератор, инвертор, а также два идентичных канала, включенные между входами фазового компаратора и соответствующими установочными входами триггера, при этом каждый канал выполнен в виде двух синхронных Ь-триггеров и элемента И, первый вход которого соединен с пр мым выходном первого и D -входом второго синхрон0 ных D-триггеров, второй вход соединен с инверсным выходом второго синхронного Ь триггера, а третий вход соединен с С - входами синхронных D-триггеров и  вл етс  тактовым входом канала, причем выход элемента И  вл етс  выходом, а D -вход первого синхронного t -триггера - сигнальным входом канала, при этом тактовый вход одного из каналов соединен сThe goal is achieved by the fact that the phase comparator containing a trigger and three elements IS NOT, the first inputs of the first and second elements AND AND are NOT connected to the first and second installation inputs of the trigger, respectively, the second inputs of these elements and inverse inputs of the trigger, and the outputs are connected to the input of the third element AND –NE, a clock generator, an inverter, and two identical channels connected between the inputs of the phase comparator and the corresponding installation inputs igger, each channel is designed as two synchronous b-flip-flops and an element, whose first input is connected to the direct output of the first and D-input of the second synchronous D-flip-flops, the second input is connected to the inverse output of the second synchronous b flip-flop, and the third input is connected to the C - inputs of synchronous D-flip-flops and is the clock input of the channel, the output of the element I is the output, and the D input of the first synchronous t-trigger is the signal input of the channel, and the clock input of one of the channels is connected to

0 тактовым генератором непосредственно.0 clock generator directly.

тактовый вход другого канала - через нвертор.clock input of another channel through the nvertor.

На чертже изображена структурна  лектрическа  схема фазового компараора .The figure shows the structural electrical diagram of the phase comparator.

Фазовый компаратор содержит триггер 1, первый 2, второй 3 и третий 4 элементы И-НЕ, тактовый генератор 5, инвертор 6, а также первый 7 и второй 8 каналы, выполненные в виде первого и второго синхронных D-триггеров 9 и 10 и элемента И 11, а также истчоник контролируемой частоты 12 и генератор эталонной частоты 13.The phase comparator contains the trigger 1, the first 2, the second 3 and the third 4 elements AND-NOT, the clock generator 5, the inverter 6, as well as the first 7 and second 8 channels, made in the form of the first and second synchronous D-flip-flops 9 and 10 and the element And 11, as well as the source of controlled frequency 12 and the generator of the reference frequency 13.

Фазовый компаратор работает следующим образом.Phase comparator works as follows.

Пр моугольные импульсы источника контролируемой частоты 12 и тактового генератора 5 поступают соответственно на D и С-входы первого синхронного Ь-триггера 9, формирующего импульсы шириной, соответствующей импульсам контролируемой частоты, но с фронтами , совпаданидими с передними фронтами импульсов тактового генератора 5. Сформированные таким образом импульсы задерживаютс  вторым синхронным Ь-триггером 10 на один такт, равный периоду следовани  тактовой частоты. Элемент и 11 пропускает тактовый импульс только в момент между поступлением на -него импульса, сформированного первым синхронным Ь -триггером 9, и импульса, задержанного вторым синхронным D -триггером 10 на один такт.The rectangular impulses of the source of the controlled frequency 12 and the clock generator 5 are received respectively at the D and C inputs of the first synchronous b-flip-flop 9, which generates pulses with a width corresponding to the pulses of the controlled frequency, but with fronts coinciding with the leading edges of the pulses of the clock generator 5. Formed by In this way, the pulses are delayed by the second synchronous L-trigger 10 for one clock cycle, equal to the period of the clock frequency. Element and 11 skips the clock pulse only at the time between the arrival of the -th pulse generated by the first synchronous b-trigger 9 and the pulse delayed by the second synchronous D-trigger 10 by one clock cycle.

В результате первый канал 7 по началу каждого импульса контролируемой частоты формирует импульс, совпадающий по ширине и по фронтам с пр мом тактовым импульсом.As a result, at the beginning of each pulse of the controlled frequency, the first channel 7 forms a pulse that coincides in width and along the front with a forward clock pulse.

Аналогично работает и второй канал 8. Однако, так как на один его вход поступают тактовые импульсы через инвертор 6, а на второй - импульсы от генератора эталонной частоты 13, то второй канал 8 формирует по началу каждого импульса эталонной частоты импульс, совпадающий по ширине и nd фронтам с инверсным тактовым импульсом .The second channel 8 works similarly. However, since one of its inputs receives clock pulses through the inverter 6, and the second receives pulses from the generator of the reference frequency 13, the second channel 8 forms at the beginning of each pulse of the reference frequency a pulse that coincides in width and nd fronts with inverse clock pulse.

Таким образом, в случае совпадени  передних фронтов импульсов эта лонной и контролируемой частот на входы триггера 1 с выходов первого 7 и второго 8 каналов поступают импульсы , не совпадакадие во времени. С выхода первого канала 7 импульс проходит только в промежуток между передним и задним фронтом тактовых импульсов ,а с выхода второго канала 8 в промежуток между задним и передним фронтом тактового импульса.Thus, in the event that the leading edges of the pulses of the standard and controlled frequencies coincide, the inputs of the trigger 1 from the outputs of the first 7 and second 8 channels receive pulses that do not coincide with time. From the output of the first channel 7, the pulse passes only into the interval between the leading and falling edges of the clock pulses, and from the output of the second channel 8 into the interval between the falling and leading edges of the clock pulse.

При совпадении фаз двух сравниваемых частот возникает состо ние, которое характеризуетс  тем, что в промежутке между поступлением на один вход триггера двух последовательных импульсов одной сравниваемой частоты на другой его вход проход т два импульса другой сравниваемой частоты. При этом первый из последовательно пришедших импульсов запоминаетс  триггером , разреша  тем самым прохождение через соответствующий элемент И-НЕ 2 или 3 второго из последовательных импульсов, пришедших на этот же вход. С выхода соотвтествук цего элемента И-НЕ 2 или 3 прошедший через него импульс поступает через третий элемент И-НЕ 4 на выход компаратора, анализиру  о совпадении фаз сравниваемых частот .When the phases of two compared frequencies coincide, a state arises which is characterized by the fact that in the interval between the arrival at one trigger of two successive pulses of one compared frequency to another, two pulses of another compared frequency pass through its input. In this case, the first of the successive impulses is memorized by a trigger, thereby allowing passage through the corresponding AND-NOT element 2 or 3 of the second of the consecutive pulses that arrived at the same input. From the output of the corresponding circuit, the element IS-NOT 2 or 3, the pulse passing through it goes through the third element IS-NOT 4 to the output of the comparator, analyzing the coincidence of the phases of the compared frequencies.

Предлагаемое подключение элементов позвол ет исключить возможность несрабатывани  или двойного срабатывани  фазового компаратора при совпдении во времени фронтов импульсов сравниваемых частот, что повьошает точность и надежность работы.The proposed connection of elements makes it possible to eliminate the possibility of the phase comparator not working or double triggering when the pulse fronts of the compared frequencies coincide in time, which improves the accuracy and reliability of operation.

Claims (1)

1. Авторское свидетельство СССР 484621, Н 03 D 13/00, 1974.1. USSR author's certificate 484621, H 03 D 13/00, 1974. 11eleven 8 .eight . НH 9ВыхоЗ9VyhoZ
SU792711768A 1979-01-10 1979-01-10 Phase comparator SU809483A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792711768A SU809483A1 (en) 1979-01-10 1979-01-10 Phase comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792711768A SU809483A1 (en) 1979-01-10 1979-01-10 Phase comparator

Publications (1)

Publication Number Publication Date
SU809483A1 true SU809483A1 (en) 1981-02-28

Family

ID=20804771

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792711768A SU809483A1 (en) 1979-01-10 1979-01-10 Phase comparator

Country Status (1)

Country Link
SU (1) SU809483A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439729A (en) * 1981-04-08 1984-03-27 Siemens Aktiengesellschaft Evaluation circuit for a digital tachometer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439729A (en) * 1981-04-08 1984-03-27 Siemens Aktiengesellschaft Evaluation circuit for a digital tachometer

Similar Documents

Publication Publication Date Title
SU809483A1 (en) Phase comparator
SU838897A1 (en) Automatic synchronizer with constant advance angle
SU819968A1 (en) Repetition rate scaler with fractional devision coefficient
SU781801A1 (en) Time-spaced pulse shaper
SU1023645A1 (en) Device for obtaining the sum and difference of frequencies of two pulse trains
SU1046842A1 (en) Device for automatic synchroniziing with constant lead time
SU1160551A2 (en) Device for synchronizing pulse sequences
SU869066A1 (en) Frequency divider
SU1629970A1 (en) Synchronizing device
SU1734199A1 (en) Pulse timing device
SU1527718A1 (en) Device for phase locking of clock pulses
SU817979A1 (en) Multiphase inverter control device
SU1201955A1 (en) Automatic synchronizer
SU1431058A1 (en) Pulse-phase detector
SU1065957A2 (en) Automatic synchronizer with constant angle of advance
SU980301A1 (en) Redundancy oscillator
SU1119011A1 (en) Device for computing frequencies of pulse sequences
SU1495905A1 (en) Device for synchronization of ac generators
SU1691937A1 (en) Device for phase correction for synchronization circuits
SU1019618A2 (en) Pulse selector
SU1150621A1 (en) Controlled synchronization pulse generator
SU633152A1 (en) Synchronizing arrangement
SU1378029A1 (en) Pulse shaper
SU1166331A1 (en) Device for generating synchronizing sequences
SU681550A1 (en) Recurrence frequency based pulse selector