SU869036A1 - Устройство задержки - Google Patents

Description

(54) УСТРОЙСТВО ЗАДЕРЖКИ

1

Изобретение относитс  к импульсной технике, а именно к устройствам электронной коммутации.

Известно устройство задержки, содержащее интегрирующий элемент, счетчик импульсов или конденсатор и элементы НЕ, подключенные ко входу и выходу интегрирующего элемента 13Недостатком данного устройства  вл етс  то, что оно может выдать ложный сигнал на выходе даже при отсутствии входного сигнала запуска.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату  вл етс  устройство задержки , содержащее интегрирующий .элемент , ко входу которого подключены конденсатор фильтра и коллектор входного транзистора, к базе которого подключен ключ запуска, к выходу интегрирующего элемента подключен вход элемента НЕ 2.

Недостатком этого устройства  вл етс  невысокий коэффициент отношени 

выходного сигнала к помехам, значи тельное потребление тока от источника питани , ограниченные функциональные возможности.

Цель изобретени  - увеличение отношени  сигнал/помеха, уменьшение потреблени  тока от источника питани  и расширение функциональных возможностей .

Claims (2)

1. Поставленна  цель достигаетс  тем, что в устройстве задержки, содержащем интегрирующий элемент, ко входу которого подключены конденсатор фильтра и коллектор входного транзистора, к базе которого пбдключен ключ запуска, к выходу интегрирующего элемента подключен вход элемента НЕ, введен элемент И-НЕ, выход которого соединен с коллектором входного транзистора, входом интегрирующего элемента и конденсатором фильтра, один вход элемента И-НЕ соединен с выходом элемента НЕ и эмиттером входного транзистора, а второй вход элемента И-НЕ соединен с баЗОЙ входного транзистора и объединен;ным входом-выходом устройства. На чертеже представлена схема пред лагаемого устройства. Устройство задержки, вход и выход которого объединены, содержит интегрирующий элемент 1, входной транзистор 2, база которого соединена с входа-выхода устройства и выводом резистора 3, второй вьшод которого подключен к источнику питани . Эмиттер транзистора 2 соединен с входом элемента И-НЕ 4 и коллектором выходного транзистора элемента НЕ 5, вход которого соединен с выходом интегрирующего элемента 1, Выход,элемента И-НЕ 4 соединен с конденсатором 6 фильтра, коллектором транзистора 2 и входом интегрирующего элемента 1. Вход запуска на устройство задержки подаетс  с контакта 7. Устройство работает следующим образом , В исходном положении, при отсутст вии сигнала запуска контакт 7 замкну следовательно, напр жение на входейьрсоде устройства равно нулю. На кол лекторе, выходах элементов 1 и 4 при сутствует высокий потенциал i, на выходе элемента 5 сигнал равен О, конденсатор 6 зар жен до величины напр жени  питани  Ufi При поступлении сигнала запуска .контакт 7 размыкаетс ., напр жение на входе-вькоде устройства возрастает от пул  до величины помехи (v + + , т. е, определ етс  падением напр жени  на вьшодах эмиттер - база и коллектор - эмиттер выходного транзистора в элементе 5, наход щегос  в режиме насыщени . Открывшийс  транзистор 2 разр жает конденсатор 6, низкий потенциал на конденсаторе 6 и на входе элемента 1 разрешает отработку требуемой задержки времени интегрирующим элементом 1 После отработки задержки времени на выходе элемента 1 по вл етс  сигнал О, транзистор в элементе 5 закрываетс , транзистор 2 запираетс ,, элемент 4 открываетс , сигнал на вх де-выходе устройства возрастает до ве личины Up (без нагрузки или при нагру зке на входы элементов И-НЕ, например дл  логических элементов серий 133, 155 и т, д.). Конденсатор 6 малой емкости исклю .чает по вление помехи на входе элемента 1 в момент подключени  элемента 5 после отработки задержки. После сн ти  сигнала запуска, т, е. замыкани  контакта 7, схема возвращаетс  в исходное состо ние, сигнал на входе-выходе равен нулю. Отношение К. сигнал/помеха дл  предлагаемого устройства определ етс  выражением w где и - падение напр жени  на переyv ходах эмиттер-база входного транзистора; - падение напр жени  на переходе эмиттер-коллектор открытого насьщенного выходного транзистора. Из анализа данного выражени  следует , что, величина Кр не зайисит от параметров резисторов устройства. Дл  увеличени  К следует увеличить величину а (например, использовать серийные логические элементы с более высоким напр жением питани  или при несерийных элементах подн ть величину Up, не увеличива  потреблени  ими тока). Формула изобретени  Устройство задержки, содержащее интегрирующий элемент, ко входу которого подключены конденсатор фильтра и коллектор входного транзистора, к базе которого подключен ключ запуска, к выходу интегрирующего элемента подключен вход элемента НЕ, о т л и. - . чающеес  тем, что, с целью увеличени  отношени  сигнал/помеха, уменьшени  потреблени  питани  и расширени  функциональных возможностей, в него введен элемент И-НЕ, выход которого соединен с коллектором вх дного транзистора, входом интегрирующего элемента и конденсатором фильтра, один вход элемента И-НЕ соединен с выходом элемента НЕ и эмиттером входного транзистора , а второй вход элемента И-НЕ соединен с базой входного транзистора и объединенным входом-выходом устройства . Источники информации, рин тые во внимание при экспертизе 1.Патент Франции № 2044420, кл. Н 03 К 5/00, 1970.
2. 2.Авторское свидетельство СССР №553746, кл, Н 03 К 17/28, 01.12,75,

   Вход

   Вб/ход

   -.-.