SU857974A1 - Устройство дл декодировани двухчастотных цифровых сигналов - Google Patents
Устройство дл декодировани двухчастотных цифровых сигналов Download PDFInfo
- Publication number
- SU857974A1 SU857974A1 SU802875169A SU2875169A SU857974A1 SU 857974 A1 SU857974 A1 SU 857974A1 SU 802875169 A SU802875169 A SU 802875169A SU 2875169 A SU2875169 A SU 2875169A SU 857974 A1 SU857974 A1 SU 857974A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- register
- counter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к вычислительной технике, в частности к устройствам дл обработки воспроизведенного сигнала, и может быть использовано в аппаратуре с цифровым двухчастотным способом записи, в том числе в аппаратуре с гибкими магнитными дисками.
Известно устройство дл декодировани двухчастотных цифровых сигналов , содержащее триггернук схему и элементы задержки, которые служат дл анализа поступающих на их вход усиленных логических сигналов l . Недостатками этого устройства вл ютс большое количество оборудовани и неустойчива работа при наличии ЁО входном сигнале фазовых искажений , а также низка помехоустойчивость из-за отсутстви клапанирующих элементов во входных цеп х.
Наиболее близким техническим решением к предлагаемому вл етс устройство , содержащее однрвибратор, регистр и два триггера, причем инверсный выход одновибратора соединен с записывающими входами двух триггеров , а выход второго триггера соедин н с информационным входом регистра 2 .
Недостатками этого устройства вл ютс низка помехоустойчивость,вызванна отсутствием клапанирующих элементов во входных цеп х, и неустойчива работа при наличии во входном сигнаше фазовых искажений, обусловленна нестабильном временным порогом срабатывани однонибратора при колебани х частоты входных сигналов.
to Указанные обсто тельства, снижают надежность устройства.
Цель изобретени - повьииение надежности устройства.
Поставленна цель достигаетс тем,
15 что в устройство дл декодировани двухчастотных цифровых сигналов, содержащее сдновибратор, первый и второй триггеры, регистр, причем записывающие входы триггеров объедине20 ны, а пр мой выход второго триггера соединен с информационным входом регистра, введены счетчик, дешифраторы , элемент ИЛИ и ждущий мультивибратор , запускающий вход которого
Claims (2)
- 25 соединен с записывающими входами триггеров и инверсным выходом одновибратора , пр мой выход которого соединен с клапанирующим входом счетчика , счетный вход которого подклю30 чен к выходу ждущего мультивибратоpa , вход параллельной записи -.к пр мому выходу первого триггера,информаци онные входы соединены с шиной нулевого потенциала, а выходы- с входами первого дешифратора,выходы которого соединены соответственно с входагШ элемента ИЛИ, потенциальными входами триггеров, выход элемента ИЛИ подключен к записывающему входу регистра, выходы которого соединены с входами дешифратора , выход которого вл етс одним из выходов устройства. На чертеже представлена структурна схема устройства дл декодировани двухчастотных цифровых сигналов Устройство содержит одновибратор 1, первый 2 и второй 3 триггеры записывающие входы которых соединены между собой и подключены к инверсному выходу одновибратора 1 и записыва щему входу ждущего мультивибратора 4 выход которого подключен к счетному входу счетчика 5, при этом клапанирующий вход счетчика 5 соединен с пр мым выходом одновибратора 1, вход параллельной записи счетчика 5 - с пр мым выходом триггера 2. Выходы счетчика 5 подключены к информационHfcJM входам дешифратора 6, имеющего восемь выходов, первый и седьмой выходы соединены со входами элемента ИЛИ 7, шестой выход соединен с потенциальным входом триггера 3, восьмой выход - с потенциальным вхо дом триггера 2 остальные выходы дешифратора б не используютс ). Выход элемента ИЛИ 7 соединен с за писывающим входом регистра 8, информационный вход которого соединен с пр мым выходом триггера 3, а вы ходы подключены к информационным входам дешифратора 9. Информационные вхсды счетчика 5 подключены к шине нулевого потенциала 10. Выход регистра 8 вл етс одним из выходо устройства. Устройство работает следующим об разом. На запускающий вход одновибратора 1 подаютс импульсы с усилител воспроизведени (не показан). Первы пришедший импульс запускает одновибратор 1. Длительность выходного импульса одновибратора 1 выбрана равной Т/4, где Т - номинальный период следовани тактовых синхроимпу сов, В течение этого интервала врем ни устройство не реагирует на случа ные флюктуации входных сигнешов, счетчик 5 при этом нормализован. По заднему фронту выходного импульса одновибратора 1 запускаетс ждущий мультивибратор 4, включаютс триггеры 2 и 3, снимаетс запрет с с-четчика 5. Период следовани импул сов, генерируемых ждущим мультивибр тором, составл ет Т/16. На информационном входе регистра 8 устанавливаетс уровень 1, а счетчик 5 на инает подсчитывать подаваемые на егоимпульсы. Первый импульс, вьадеенный дешифратором Б, проходит чеех элемент ИЛИ 7 и записывает в реистр В состо ние триггера 3, т.е. 1. Если следующий импульс данных приходит через промежуток времени Ti Т/2 + Т/8, то вновь запускаетс одновибратор 1, счетчик 3 нормализован , ждущий Мультивибратор 4 прекращает генерацию импульсов и цикл повтор етс . Если период между импульсами составл ет TiT/4, то счетчик 5 продолжает подсчет импульсов, генерируемых ждущим мультивибратором 4. Шестой имцульс, выделенный дешифратором 6, гасит триггер 3, при этом на информационном входе регистра 8 устанавливаетс уровень О, третий импульс, пройд через элемент ИЛИ 7, записывает состо ние О в регистр 8, восьмой импульс гасит триггер 2, при этом в счетчик 5 по йсоду параллельььой записи записываетс состо ние О. С приходом очередного импульса на вход одновибратора 1 цикл повтор етс . Анализ байтов, записываемых таким образом в регистре 8, осуществл етс в дешифраторе 9. Каждому байту при этом соответствует сво шестнадцати разр дна кодова комбинаци , четные разр ды которой соответствуют тактовым синхропереходам, нечетные - информационным . При обнаружении маркерного байта с пропуш енными синхропереходами дешифратор 9 вьадает сигнал Маркер, Код, соответствующий хран щемус в регистре 8 байту, выдаетс на выход устройства. Преимуществом предлагаемого устройства вл етс высока устойчивость работы при наличии во входном сигнале фазовых искажений, а также высока помехозащищенность. Формула изобретени Устройство дл декодировани двухчастотных цифровых сигналов, содержащее одновибратор, первый и второй триггеры, регистр, причем записнвакхцие входы триггеров объединены , а пр мой выход второго триггера соединен с информационным входом регистра, отличающеес тем, что, с целью повышени надежности устройства, оно содержит счетчик, дешифраторы, элемент ИЛИ и ждущий мультивибратор, запускающий вход которого соединен с записывающими входами триггеров и инверсным выходом одновибратора, пр мой выход которого соединен с клапанирующим входом счетчика, счетный вход которого подключен к выходу ждущего мультивибратора, вход параллельнойзаписи - к пр мому выходу первого триггера, информационные входы соединены с шиной нулевого потенциала, а выходы - с входами первого дешифратора , выходы которого соединены соответственно с входами элемента ИЛИ, с потенциальными входами триггеров , выход элемента ИЛИ подключен к записывающему входу регистра.выходы которого соединены с входами дешифратора, выход которого вл этс одним из выходов устройства.Источники информации; прин тые во внимание при экспертизе1,Пг1тент Великобритании 1536)30, кл. Q 4 С Т, 1978.
- 2.За вка ФРГ № 2064255,кл. 42 Т 15/02, 1975 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802875169A SU857974A1 (ru) | 1980-01-10 | 1980-01-10 | Устройство дл декодировани двухчастотных цифровых сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802875169A SU857974A1 (ru) | 1980-01-10 | 1980-01-10 | Устройство дл декодировани двухчастотных цифровых сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU857974A1 true SU857974A1 (ru) | 1981-08-23 |
Family
ID=20874578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802875169A SU857974A1 (ru) | 1980-01-10 | 1980-01-10 | Устройство дл декодировани двухчастотных цифровых сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU857974A1 (ru) |
-
1980
- 1980-01-10 SU SU802875169A patent/SU857974A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1585598A (en) | Control circuit for a speech recorder connected to a microphone | |
US3247491A (en) | Synchronizing pulse generator | |
SU857974A1 (ru) | Устройство дл декодировани двухчастотных цифровых сигналов | |
JPS6037961U (ja) | デイジタル2値グル−プ呼出回路装置 | |
SU678512A1 (ru) | Устройство дл воспроизведени цифровой информации | |
SU1679636A1 (ru) | Устройство синхронизации по тактам в приемнике дискретной информации | |
SU972493A1 (ru) | Устройство дл ввода информации | |
SU955031A1 (ru) | Устройство дл определени максимального числа | |
SU371606A1 (ru) | БИБЛИОТ^::кл | |
RU2029361C1 (ru) | Многоканальный цифровой фильтр | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
RU2010313C1 (ru) | Устройство для регистрации сигналов неисправности | |
SU903964A1 (ru) | Устройство дл воспроизведени двухчастотной цифровой информации | |
SU1160388A1 (ru) | Многоканальное устройство дл ввода информации | |
SU1608657A1 (ru) | Преобразователь код-веро тность | |
SU447711A1 (ru) | Устройство дл декодировани числоимпульсного кода | |
SU409385A1 (ru) | ||
RU2006969C1 (ru) | Устройство для записи информации в регистр сдвига | |
RU2009617C1 (ru) | Устройство тактовой синхронизации | |
KR960015170A (ko) | 영상메모리의 데이타 혼선방지회로 | |
SU443486A1 (ru) | Дес тичный счетчик импульсов | |
SU1150760A1 (ru) | Устройство дл подсчета числа импульсов | |
RU1800593C (ru) | Генератор серии импульсов | |
SU1108493A1 (ru) | Устройство дл обработки информации | |
SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков |