SU853823A1 - Устройство передачи цифровыхСигНАлОВ - Google Patents
Устройство передачи цифровыхСигНАлОВ Download PDFInfo
- Publication number
- SU853823A1 SU853823A1 SU802863260A SU2863260A SU853823A1 SU 853823 A1 SU853823 A1 SU 853823A1 SU 802863260 A SU802863260 A SU 802863260A SU 2863260 A SU2863260 A SU 2863260A SU 853823 A1 SU853823 A1 SU 853823A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decoder
- output
- module
- input
- switching modules
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
(54) УСТРОЙСТВО ПЕРЕДАЧИ ЦИФРОВЫХ СИГНАЛОВ
Изобретение относитс к избирател ным устройствам дл многократных сис тем и может использоватьс дл передачи цифровых потоков от одних станц онных устройств к другим. Известно устройство передачи цифр вых сигналов, состо щее изп модулей коммутации, каждый из которых содержит входной буферный накопитель и основной дешифратор, выход которого подключен ко входу выходного буферного накопител 13 . Однако это устройство обладает ог раниченной пропускной способностью. Целью изобретени вл етс повышение пропускной способности. Дл этого в устройстве передачи цифровых сигналов,. состо щем из модулей коммутации, каждый из которых содержит входной буферный накопитель и основной дешифратор, выход которого подключен ко входу выходного буферноТо накопител , в кгикдый модуль коммутации введены дополнител ный дешифратор и п блоков переменной задержки, выходы которых подключены к входам основного дешифратора, при этом выход входного буферного накопи тел подключен к входу дополнительного дешифратора, выходы которого подключены ко входам блоков переменной задержки соответствующих модулей коммутации. На чертеже представлена структурна электрическа схема предложенного устройства. Устройство передачи цифровых сигналов состоит из п модулей коммутации 1 (, ... ), каждый из которых содержит входной буферный накопитель в (, ... ), дополнительный дешифратор 3 (, ... 3) , п блоков переменной задержки 4 (4 1) 1, ... (4 1) 2 ... (4 1) пС4 П) П, основной дешифратор 5( ... 5 п)и выходной буферный накопитель 6 ( ... . .. ) . Число модулей коммутации определ етс емкостью коммутационной системы. Предложенное устройство работает следующим образом. Цифровой поток, поступающий от входного буферного накопител 2 на дополнительный дешифратор 3, состоит из последовательностей, кажда из которых содержит т кодовых слов. Каждое кодовое слово содержит биты (импульсы ) определенного канаша передачи . Необходима емкость коммутационной системы обеспечиваетс набором
соответствующего числа модулей коммутации .
Предложенное устройство имеет структуру врем -пространство-пространство-врем . При такой структуре модуль коммутации может быть образован входным буферным накопителем 2, дополнительным дешифратором 3, основным дешифратором 5 и выходным буферным накопителем 6. В этом случае длина св зи между дешифраторами в пределах одного модул коммутации равна длине св зи между дешифраторами всех остальных модулей, т.е. длина этой св зи не мен етс от модул к модулю
Однако длина св зей между дополнительным дешифратором какого-либо одного модул и дешифратором любого дргого модул будет различной дл разных пар модулей кокви1утации.
Биты каждого канала любого модул коммутации при их поступлении на другой модуль коммутации претерпевают задержку, определ емую длиной межмодульных св зей. Таким образом, дл каждого канала должен быть предусмотрен временной интервал дл компенсации сдвигов фазы, набегаемых при передаче битов каждого канала от модул к модулю.
Цифрова последовательность, содержаща импульсы всех каналов передачи , может распостран тьс в пределах одного модул , или поступать с одного модул на другой, т.е. последовательность бит всех каналов претерпевает ту или иную задержку,в завсимости от длины св зей между звень ми пространственной коммутации. При этом дл компенсации фазЪвых сдвигов требуетс только один временной интервал на каждую цифровую последовательность , поступающую от одного модул к другому. В этом случае обща длина цифровой последовательности между звень ми пространственной коммутации определ етс количеством каналов в системе передачи, числом бит в канале и наличием в конце последовательности временного интервала дл компенсации сдвигов фазы.
Таким образом, число временных интервалов дл компенсации сдвигов в последовательности (при hi каналах в обоих случа х) в предложенном устройстве в m раз меньше, чем в известном. , При том же числе каналов в системе передачи длина цифровой последовательности в предложенном устройстве меньше, чем в известном, следовательно , пропускна способность его выше.
Дл компенсации фазовых сдвигов между звень ми пространственной коммутации устанавливают блоки переменной задержки 4. Требуема величина задержки может быть установлена при монтаже и регулировке аппаратуры, и
5 в дальнейшем при последующей эксплуатации регулировка не требуетс .
Таким образом, предложенное устройство передачи цифровых сигналов имеет более высокую, чем известное, пропускную способность.
Claims (1)
- Формула изобретени5 Устройство передачи цифровых сигналов , состо шее из п модулей коммутации , каждый из которых содержит, входной .буферный накопитель и основ .ной дешифратор, выход которого подключен ко входу выходного буферного накопител , отличающеес тем, что, с целью повышени пропускной способности, в каждый из модулей коммутации введены дополнительный дешифратор и п блоков переменнойзадержки, выходы которых подключены к входам основного дешифратора, при этом выход входного буферного накопител подключен к входу дополнительного дешифратора, выходы которого 0 подключены ко входам блока переменной задержки соответствующих модулей коммутации.Источники информации, прин тые во внимание при экспертизе 1. Патент СССР по за вке2343153/18-09, кл.Н 04Q 11/04, 1976 (прототип) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802863260A SU853823A1 (ru) | 1980-01-03 | 1980-01-03 | Устройство передачи цифровыхСигНАлОВ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802863260A SU853823A1 (ru) | 1980-01-03 | 1980-01-03 | Устройство передачи цифровыхСигНАлОВ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU853823A1 true SU853823A1 (ru) | 1981-08-07 |
Family
ID=20869487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802863260A SU853823A1 (ru) | 1980-01-03 | 1980-01-03 | Устройство передачи цифровыхСигНАлОВ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU853823A1 (ru) |
-
1980
- 1980-01-03 SU SU802863260A patent/SU853823A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0039134A1 (en) | Improved telecommunications switching network using digital switching modules | |
EP0100614A3 (en) | Distributed digital exchange with improved switching system and input processor | |
US4347605A (en) | Multiplexed telecommunication systems | |
US3337691A (en) | Multiplex digital communication system | |
US4547879A (en) | Digital data transmission process and installation | |
SU853823A1 (ru) | Устройство передачи цифровыхСигНАлОВ | |
US3435148A (en) | Time division multiplex pulse code modulation communication system by pulse distribution transmission | |
GB2229610B (en) | Pcm communication system | |
US4644525A (en) | Line transmission systems | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
US5430725A (en) | Transmitting different size data items on a bus | |
CA1083696A (en) | Time division switching network | |
AU650969B2 (en) | Bidirectional data transmission | |
JP2553492B2 (ja) | 信号多重送信装置 | |
US4110563A (en) | Traffic sensitive modulation system | |
AU633109B2 (en) | Code-word recognition in a tdm communication system | |
SU959284A1 (ru) | Адаптивное устройство радиосв зи | |
SU1241504A1 (ru) | Многоканальна система с дельта-модул цией | |
SU1317680A1 (ru) | Многоканальное устройство дл передачи данных | |
SU1072281A1 (ru) | Передающее устройство дл системы св зи статистического уплотнени | |
JP2692476B2 (ja) | フレーム同期システム | |
SU1559336A1 (ru) | Ячейка коммутационной системы | |
SU1453607A1 (ru) | Многоканальна цифрова система св зи | |
SU1069176A1 (ru) | Система многоканальной св зи | |
SU1434472A1 (ru) | Устройство дл передачи информации в кольцевом канале св зи |