SU1434472A1 - Устройство дл передачи информации в кольцевом канале св зи - Google Patents

Abstract

Изобретение относитс  к информационно-вычислительным системам, системам передачи данных пакетным способом , и может быть использовано дл  создани  высокопроизводительных локальных сетей св зи распределен ых систем. Цель изобретени  - повьппение достоверности передачи информации путем контрол  параметров кадра информации . Устройство содержит распредели тель 1 импульсов, преобразователь 2 параллельного кода в последовательный накопитель 3 информации, триггеры 4- 8, приемник 9, передатчик 10, дешифраторы 11-14, блок элементов задержки 15, элементы задержки 16 и 17, элементы И 18-24, элементы ИЛИ 25 и 26, элемент 2И-ИЛИ 27. Введение трех дешифраторов , двух триггеров управлени  четырех элементов И, двух элементов- ИЛИ, элемента 2И-ИЛИ, элемента задерж ки и дополнительных св зей позвол ет организовать анализ формати принимаемого кадра информации и обеспечить бесконфликтную передачу собственного кадра информации в кольцевой канал св зи. 1 ил. (О

Description

устройства 5 выход .передатчика  вл етс  g входам шестого элемента И, выход ко- первым выходом устройства, отлиторого соединен с инверсным входом седьмого элемента И, первый выход блока элементов задержки подключен к пр мому входу седьмого элемента И и .к вторым входам п того и четвертого триггеров, выходы второго и третьего дешифраторов соединены соответственно с третьими входами п того и четвертого триггеров, второй выход блока элементов задержки подключен к второму входу элемента , выход седьмого элемента И соединен с третьими входами элемента 2И-ИШ и накопител  информации , выход элемента 2И-ИЛИ подчающеес  темэ что, с целью повышени  /достоверности передачи информации путем контрол  параметров . кадра информации, в него введены четвертый и п тьй триггеры,, второй, третий и четвертый дешифраторы, второй элемент задержки с четвертого по седьмой элементы И, первый и. второй элементы ИЛИ,,, элемент 2Й-ИЛИ, первьй выкод соединен с первым входом накопител  информации, второй выход приемника подкгдочен к входу блока элементов задержки и к первому входу

g входам шестого элемента И, выход ко-

50

55

торого соединен с инверсным входом седьмого элемента И, первый выход блока элементов задержки подключен к пр мому входу седьмого элемента И и .к вторым входам п того и четвертого триггеров, выходы второго и третьего дешифраторов соединены соответственно с третьими входами п того и четвертого триггеров, второй выход блока элементов задержки подключен к второму входу элемента , выход седьмого элемента И соединен с третьими входами элемента 2И-ИШ и накопител  информации , выход элемента 2И-ИЛИ под71Д344728

ключей к второму входу второго триг- ррго элемента И, к третьему входу ко- гера, третий выход распределител  им- торого подключен выход третьего триг- пульсов подключен к второму входу ВТО- гера.

Claims (1)

1. Формула изобретения

   Устройство для передачи информации в кольцевом канале связи, содержащее приемник, передатчик, преобра второго триггера, выход которого является вторым выходом устройства и подключен к первым входам элемента 2И-ИЛИ и второго элемента И, выход четвертого триггера соединен с первым входом первого'элемента ИЛИ, выход которого подключен к первому входу четвертого элемента И и через первый эле10 мент задержки к первым входам пятого и четвертого триггеров, выход накопителя информации соединен с первым входом третьего и вторым входом.четвертого элементов И, выход первого эле15 мента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, выход второго элемента ИЛИ подключен к входу передатчика, выход 20 второго элемента И соединен с первым входом третьего триггера, выход которого подключен к первому входу пятого элемента И и к входу второго элемента задержки, выход второго элемен25 та задержки соединен с вторыми входазователь параллельного кода в последовательный, первый вход которого является первым информационным входом устройства, второй вход, объединенный с первым входом первого триггера, подключен к первому выходу распределителя импульсов, выход преобразователя параллельного кода в последовательный соединен с первым входом первого элемента И, выход первого триггера подключен к второму входу первого элемента И, накопитель информации, блок элементов задержки, первый элемент задержки, первый дешифратор, второй триггер, третий триггер, выход которого соединен с третьим входом первого элемента И, второй и третий элементы И, вход приемника является вторым информационным входом устройства, выход.передатчика является первым выходом устройства, о т л ичающееся тем, что, с целью повышения достоверности передачи информации путем контроля параметров кадра информации, в него введены четвертый и пятый триггеры, второй, третий и четвертый дешифраторы, второй элемент задержки, с четвертого по седьмой элементы И, первый и. второй элементы ИЛИ, элемент 2И-ИЛИ, первый выход приемника соединен с первым входом накопителя информации, второй выход приемника подключен к входу блока элементов задержки и к первому входу ми первого и третьего триггеров, выход пятого триггера подключен к вторым входам первого элемента ИЛИ и третьего элемента И, выход четвертоi го элемента И является третьим информационным выходом устройства, второй выход распределителя импульсов соединен с вторыми входами накопителя информации и пятого элемента И, выход . которого подключен к третьему входу преобразователя параллельного кода в последовательный, первая, вторая, третья и четвертая группы выходов накопителя информации соединены соот, ветственно с одноименными входами первого, второго, третьего и четвертого дешифраторов, выходы первого и четвертого дешифраторов подключены соответственно к первому и второму входам шестого элемента И, выход которого соединен с инверсным входом седьмого элемента И, первый выход блока элементов задержки подключен к прямому входу седьмого элемента И и .к вторым входам пятого и четвертого триггеров, выходы второго и третьего дешифраторов соединены соответственно с третьими входами пятого и четвертого триггеров, второй выход блока элементов задержки подключен к второму входу элемента 2И-ИЛИ, выход седьмого элемента И соединен с третьими входами элемента 2И-ИЛИ и накопителя информации, выход элемента 2И-ИЛИ подΊ ключей к второму входу второго' триггера, третий выход распределителя импульсов подключен к второму входу вто ррго элемента И, к третьему входу ко торого подключен выход третьего триг гера.