SU851760A2 - Селектор импульсов по длительности - Google Patents
Селектор импульсов по длительности Download PDFInfo
- Publication number
- SU851760A2 SU851760A2 SU792830931A SU2830931A SU851760A2 SU 851760 A2 SU851760 A2 SU 851760A2 SU 792830931 A SU792830931 A SU 792830931A SU 2830931 A SU2830931 A SU 2830931A SU 851760 A2 SU851760 A2 SU 851760A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- pulse
- duration
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
Изобретение относитс к импульсно технике и может использоватьс в раз личных устройствах радиотехники дл селекции импульсов заданной длительности ., По основному авт.св. № 658727 известен селектор импульсов по длительности , содержащий генератор такт вых импульсов, выход которого через элемент И соединен со счетным входом счетчика импульсов, вход Сброс которого подключен к входу элемента задержки и выходу дополнительного элемента И, первый вход которого сое динен с выходом генератора тактовых импульсов,а второй вход через инвертор с входной шиной ивторым входом 3rteиента И, при этом выходы счетчика импульсов соединены с входами дешифраторов , выходы которых подключены к первым входам триггеров, вторые вх ды которых соединены с выходом эле мента задержки, а выходы - с первым .и вторым входами выходного элемента третий вход которого подключен к входу элемента задержки . Недостатком известного селектора вл етс низка стабильность длительности выходных импульсов. Цель изобретени - повьпаение стабильности длительности выходных им% пульсов. Поставленна цель достигаетс тем, что в селектор импульсов по длительности , содержащий генератор тактовых импульсов, выход которого через элемент И соединен со счетным входом с. -. счетчика импульсов, вход Сброс которого подключен к входу элемента за-; держки и выходу дополнительного элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй вход через инвертор - с входной шиной и вторым входом элемента И, при этом выходы счетчика импульсов соединены с входами дешифраторов , выходы которых подключены к первым входам триггеров, вторые входы которых соедашены с выходом элемента задержки, а выходы с первьм и вторы входами выходного элемента И, третий вход которого подключен к входу элемента задержки, введены дополнительные элемент задержки и триггер, первы вход которого через дополнительный элемент задержки соединен с выходом дополнительного элемента второй вход - с входной шиной, а выход - с входом элемента задержки, при этом выход генератора тактовых импульсов подключен к четвертому входу выходного элемента И. На фиг. 1 Изображена структурна электрическа схема устройства; на фиг. 2 - временные диаграммы, по сн ющие принцип работы устройства. Селектор импульсов по длительности содержит генератор 1 тактовых импульсов , элемент И 2, инвертор 3, элемент И 4, дополнительный счетчик 5 импульсов, депшфратор 6, триггер 7, триггер И, элемент И 9, выходной элемент 10 задержки, элемент М задержки дополнительный, триггер 12 дополнительный . Выход генератора 1 подключен к первым входам элементов И 2, И 4, вторые входы которых соединены между собой через инвертор 3. Выход элемента И 2 подключен к счетному входу счетчика 5, выходы ко торого подключены к входам дешифратора 6. Первый выход дешифратора 6 соедонен с входом триггера 7, выход которого подключен к первому входу элемента И 9, Второй выход дешифрато ра 6 соединен с входом триггера 8, выход которого подключен к второму входу элемента И 9. Третий вход элемента И 9 соединей с входом Сброс счетчика 5 и через элемент 10 задерлс ;ки г- с входами Сброс т риггвров 7 и 8. выход элемента И 4 через элемент 11 задержки подключен к первому вход триггера 12, второй вход которого со динен с входом инвертора 3. Выход TiHirrepa 12 подключен к третьему вхо ду И 9, четвертый вход кото рого соединен с выходом генератора 1 Счетчик 5 представл ет собой двои ный счетчик импульсов. Дешифратор б может быть выполнен, например, по одноступенчатой схеме на элементах И с инверторами. Выбира номера выходо де шфратора 6, которые необходимо по ключить к входам триггеров 7 и 8, мо но регулировать величину допустимого интервала изменений длительности входных импульсов. Триггеры 7,8,12 могут быть построены , например, на элементах ИЛИ-НЕ, т.е..в состав каждого триггера могут входить два элемента ИЛИ-НЕ. Элемент 10 задержки имеет врем задержки Т, а элемент 11 задержки /2 (где Т - период следовани тактовых импульсов). Элементы 10 и 11 задержки могут быть выполнены на основе линий задержки типа МЛЗ в М1{кромодульном исполнении или на осноВ (В линии задержки других типов. Селектор импульсов по длительности работает следующим образом. При поступлений на вход устройства входного сигнала импульсы тактовой частоты генератора 1 через открытый элемент И 2 проход т на счетный вход счетчцка 5. На выходе инвертора 3 при этом устанавливаетс низкий уровень напр жени , закрывающий элемент И 4. Триггер 12 из исходного единичного состо ни переключаетс в состо ние, при котором на его выходе по вл етс У1)овень логического нул . Счетчик 5 переходит к режим непрерывного счета тактовых импульсов, поступающих с выхода элемента И 2. Триггер 7 находитс в нулевом исходном состо нии, а триггер 8 в единичном состо нии. Импульсы тактовой частоты с выхода генератора I не проход т на выход элемента И 9, так-как он заблокирован нулевьми п6тенш1алами с выходов триггеров 7 и 12. Рассмотрим слут чай, когда длительность входного сигнала paiBHa заданной. Через некоторое врем после начала счета на первом выходе дешифратора 6 по вл етс импульс, передний фр&аг которого переключает тригг 7 в единичное состо ние. На ф«№, 2 показан случай, когда ш тульс ма первом выходе дешифратора 6 по вл етс нл четвертом такте работы счетчика 5. В момент окончани входного сигнала. эх1емент И 2 закрываетс , а элемент И 4 переходит в отк1 1тое состо ние Импульсы с генератора 1 проход т на выход элемента И 4. Триггер 2 при .этом сохран ет свое состо ние, так как на обоих его дходах действуют уровни логического нул . Через врем задержки элет мента 11 задержки с выхода элемента 58 И 4 на первый вход триггера 12 посту пает первый тактовый импульс и переключает триггер 12 в единичное состо ние . На втором выходе дешифратора 6 импульс еще не по вл етс , поэт му триггер 8 по-прежнему находитс в единичном состо нии. Передний фрон импульса с выхода триггера 12 поступает на вход Сброс счетчика 5 и сбрасьгаает его в исходное нулевое состо ние. Так как на первом, втором и третьем входах элемента И 9 присут ствуют высокие уровни напр жений, то через некоторое врем после переключени триггера 12 в единичное состо ние тактовый импульс с выхода ге нератора 1 проходит на выход элемента И 9. Через врем задержки Г элемента 10 задержки передний фронт импульса с выхода триггера 12 поступает на входы Сброс триггеров 7 и 8. Триггер 7 при этом переключаетс в нулевое состо ние, а триггер 8 со-: хран ет свое состо 1ше. Таким образом, на выхдде устройст ва формируетс выходной импульс, дли тельность которого равна длительности тактового импульса. На фиг. 2 показано, что во всех случа х, если длительность входного сигнала равна заданной, длительность выходного импульса остаетс посто нной и равной длительности импульса генератора 1. Если длительность входного сигнала меньше заданной, то импульс на первом выходе дешифратора 6 не вьщел етс , а триггер 7 остаетс в нулевом состо нии, блокиру элемент И 9. Следовательно , выходной импульс на выходе устройства не по витс . Ecjra длительность входного сигнала больше заданной, то через нёкоторое врем после по влени импульса на первом выходе дешифратора 6 такой же импульс по вл етс на его втором выходе. Передний фронт этого импульса перек;вочает триггер В в нулевое состо ние. Нулевой потенхщал с выхода триггера 8 при этом блокирует элемент И 9, поэтому выходной импульс на выходе устройства не по витс и в этом случае. После окончани входного сигнала устройство приходит в исходно состо ние. 0 Измен отрезок времени между {по влением импульсов,на первом и втором выходах дешифратора 6, можно регулировать величину допустимого интервала изменений длительности входного сигнала. Таким образом, в предлагаемом устройстве при поступлении входного асинхронного сигнала заданной длительности не происходит случайного изменени длительности выходных импульсов , что свойственно устройству по основному авт.св., в зависимости от момента прихода входного «гигнапа, т.е. данный селектор импульсов по длительности обеспечивает положительный эффект, заключающийс в пот вышении стабильности длительности выходных импульсов, что даёт возможность использовать его в различных системах обработки дискретной информации и гарантировать при этом надежность работы всей системы в целом. Кроме этого, предлагаемое устройство обеспечивает более высокую точность прив зки выходного импульса по фазе относительно переднего фронта тактового импульса, так как передний фронт выходного импульса по вл етс с задержкой относительно переднего фронта тактового импульса равной времени переключеш одного элемента И, в то врем как в известном устройстве эта задержка равна суммарному времени переключени двух элементов И Формула иэобрётени Селектор импульсов по длительности по авт.св. № 658727, отличающийс тем, что, с целью повьппени стабильности длительности выходных импульсов , в него введены дополнительные элемент задержки и триггер, первый вход которого через дополнительый элемент задержки соединен с выхо-ом дополнительного элемента И, втоой вход - с входной шиной, а выход входом элемента задержки, при этом ыход генератора тактовых импульсов одключен к четвертому входу выходноо элемента И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 658727, кл. Н 03 К 5/20, 1977., ппппппппппп п-ппп ,
ппгш
f
7
12
W
tsr
ппппп
-f
t
Claims (1)
- Формула изобретенияСелектор импульсов по длительности по авт.св. IP 658727, отличающийся тем, что, с целью повышения стабильности длительности выходных импульсов, в него введены дополнительные элемент задержки и триггер, первый вход которого через дополнительный элемент задержки соединен с выходом дополнительного элемента И, второй вход - с входной шиной, а выход с входом элемента задержки, при этом выход генератора тактовых импульсов подключен к четвертому входу выходного элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792830931A SU851760A2 (ru) | 1979-10-22 | 1979-10-22 | Селектор импульсов по длительности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792830931A SU851760A2 (ru) | 1979-10-22 | 1979-10-22 | Селектор импульсов по длительности |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU658727 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU851760A2 true SU851760A2 (ru) | 1981-07-30 |
Family
ID=20855461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792830931A SU851760A2 (ru) | 1979-10-22 | 1979-10-22 | Селектор импульсов по длительности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU851760A2 (ru) |
-
1979
- 1979-10-22 SU SU792830931A patent/SU851760A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4657406A (en) | Timing generating device | |
US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
SU851760A2 (ru) | Селектор импульсов по длительности | |
KR960006293A (ko) | 위상고정루프를 구비하는 전송시스템 및 위상고정루프 | |
JPS62251674A (ja) | 周波数異常検出回路 | |
US3986128A (en) | Phase selective device | |
SU733096A1 (ru) | Селектор импульсов по длительности | |
JP2586712B2 (ja) | 非同期信号選択回路 | |
SU485436A1 (ru) | Устройство дл формировани сигналов синхронизации | |
SU862141A2 (ru) | Микропрограммное устройство управлени | |
SU721907A1 (ru) | Формирователь импульсов | |
SU725209A1 (ru) | Формирователь импульсов | |
SU928659A1 (ru) | Счетное устройство | |
SU1192129A1 (ru) | Устройство для контроля последовательности импульсов | |
SU545075A1 (ru) | Формирователь измен ющейс временной задержки | |
SU738131A1 (ru) | Устройство дл формировани одиночного импульса | |
JP2641964B2 (ja) | 分周器 | |
SU815906A1 (ru) | Способ преобразовани интервалаВРЕМЕНи B цифРОВОй КОд и уСТРОйСТВОдл ЕгО ОСущЕСТВлЕНи | |
SU782142A1 (ru) | Импульсно-фазовый детектор | |
SU1495905A1 (ru) | Устройство дл синхронизации генераторов переменного тока | |
SU1202047A2 (ru) | Адаптивный умножитель частоты следовани импульсов | |
SU1642580A1 (ru) | Устройство дл стабилизации частоты выходного напр жени генератора | |
SU542336A1 (ru) | Генератор импульсов | |
SU746912A1 (ru) | Цифровой дифференциальный врем - импульсный модул тор | |
SU809580A1 (ru) | Делитель частоты следовани иМпульСОВ C пЕРЕМЕННыМ КОэффициЕН-TOM дЕлЕНи |