SU733096A1

SU733096A1 - Селектор импульсов по длительности

Info

Publication number: SU733096A1
Application number: SU772539545A
Authority: SU
Inventors: Георгий Залкиндович Лондон; Светлана Вячеславовна Петрова; Евгений Владимирович Андреев; Анатолий Михайлович Михайлов; Виктор Васильевич Шоленко
Original assignee: Предприятие П/Я А-3759
Priority date: 1977-11-04
Filing date: 1977-11-04
Publication date: 1980-05-05

Description

1

Изобретение относитс к Импульсной технике .

Известен селектор импульсов по длительности , содержащий источник аналоговых входных импульсов, первую цепь, соединенную с источником, формирующую первый сигнал, когда амплитуда одного из входных импульсов превышает первую опорную амплитуду. Втора цепь, соединенна с источником входных импульсов, формирует второй сигнал, когда один из входных импульсов превышает вторую опорную амплитуду , отличающуюс от первой. Треть цепь, соединенна со второй цепью, преобразует второй сигнал в двоичное число. В результате вырабатываетс третий сигнал, когда это число больше опорного значени минимальной длительности импульса, и четвертый сигнал, когда это число меньше опорного значени максимальной длительности импульса. Четверта цепь, соединенна с первой и третьей цеп ми, реагирует на одновременно наличие первого, третьего и четвертого сигнала с целью формировани выходного импульса. На выходе устройства импульсы по вл ютс только в том случае.

если амплитуда и длительность входного сигнала лежит в заданных пределах 1.

Однако известные устройства не обеспечивают выделение импульсных сигналов пр моугольной формы на фоне бипол рной 5 помехи.

Наиболее близким по технической сущности к за вленному вл етс селектор импульсов по длительности, содержащий источник опорного напр жени выход которого соединен с первым входом блока сравнени напр жений, второй вход которого соединен со входной щиной, а выход подключен к первому входу одного логического элемента И, второй вход которого соединен со вторым входом второго логического элемента И и с выходом источника синхроимпульсов , третьи входы упом нутых логических элементов И соединены соответственно с выходами блоков сравнени кодов, первые входы которых подключены к выходу регистра, причем второй вход одного блока сравнени кодов соединен с выходом счетчика импульсов, вход которого подключен к выходу первого логического элемента И, а выход каждого блока сравнени кодов через

формирователь импульсов соединен с одним из входов триггера 2.

Недостатком данного селектора вл етс недостаточна помехоустойчивость.

Цель изобретени - увеличение помехоустойчивости .

Поставленна цель достигаетс тем, что в селектор импульсов, содержащий источник опорного напр жени , выход которого соединен с первым входом блока сравнени напр жений, второй вход которого соединен со входной шиной, а выход подключен к первому входу одного логического элемента И, второй вход которого соединен со вторым входом второго логического элемента И и с выходом источника синхроимпульсов , третьим входом упом нутых логических сов, третьи входы упом нутых логических элементов И соединены соответственно с выходами блоков сравнени кодов, первые входы которых подключены к выходу регистра, причем второй вход одного блока сравнени кодов соединен с выходом счетчика импульсов , вход которого подключен к выходу первого логического элемента И, а выход каждого блока сравнени кодов через формирователь импульсов соединен с одним из входов триггера, введены дополнительный счетчик импульсов, два дополнительных логических элемента И, инвертор, детектор и два логических элемента ИЛИ, первые входы которых через детектор соединены с источником синхроимпульсов, вторые входы подключены перекрестно к выходам формирователей импульсов, а третий вход каждого соединен с выходом соответствующего дополнительного логического элемента И, первые входы дополнительных логических элементов И соединены с выходом источника синхроимпульсов, вторые входы подключены к выходам блоков сравнени кодов, третий вход первого дополнительного логического элемента И соединен с первым входом второго логического элемента И и через инвертор с выходом блока сравнени напр жений , третий вход второго дополнительного логического элемента И соединен с выходом блока сравнени напр жений, причем дополнительный счетчик импульсов включен между выходом второго основного логического элемента И и вторым входом второго блока сравнени кодов, а второй вход каждого счетчика импульсов соединен с выходом соответствующего логического элемента ИЛИ.

На чертеже приведена структурна электрическа схема описываемого селектора.

Селектор содержит источник 1 опорного напр жени , блок 2 сравнени амплитуд, инвертор 3, источник 4 синхроимпульсов, детектор 5, логические элементы И 6, 7, счетчики 8, 9 импульсов, блоки 10, 11 сравнени кодов, регистр 12, логические элементы И 13, 14, логические элементы ИЛИ 15,

16, формирователи импульсов например кипп реле 17, 18. триггер 19. Входной сигнал подан на входную щину 20, выходной сигнал снимаетс с выхода 21.

Селектор работает следующим образом. Входной сигнал, представл ющий собой импульс пр моугольной формы (меандр), искаженный щумовой помехой, поступает на входную щину устройства, св занную с первым входом блока 2 сравнени амплитуд, на второй вход которого подаетс опорное напр жение Uon с выхода источника 1.

На выходе блока 2 сравнени амплитуд формируетс сигнал, соответствующий единице , если входной сигнал Ue превышает опорное напр жение Uon и нулю при

j Uc Uon- В результате действи щумовой помехи этот сигнал содержит ложные импульсы обеих пол рностей, причем ложные импульсы имеют отрицательную пол рность во врем следовани полезного сигнала и положительную - при его отсутствии.

0 Выходной сигнал блока 2 сравнени амплитуд поступает на первый вход логического элемента И 6 и через инвертор 3 на первый вход логического элемента И 7. На вторые входы логических элеменгсж

5 И 6 и 7 направл ютс синхронизирующие импульсы источника 4 синхроимпульсов. Детектор 5 в момент по влени синхронизирующих импульсов формирует сигнал начала работы устройства.

Сигналы, простробированные синхронн0 зирующими импульсами, поступают на сигнальные входы первого и второго счетчиков 8 и 9 импульсов соответственно.

Коды счетчиков 8 и 9 направл ютс на первые входы соответственно первого и второго блоков 10 и 11 сравнени кодов, на вторые входы которых поступает опорное значение минимальной.длительности импульса NOR с выхода регистра 12.

Если код счетчика 8 или 9 меньще опорного значени минимальной длительности импульса Non, то на выходе соответствующего блока 10 или 11 сравнени кодов будет единичный уровень, а если код счетчика больще или равен Non - нулевой уровень.

В момент перехода блоков 10 или 11 5 сравнени кодов из единичного состо ни в нулевое на выходе соответствующего киппреле 17 или 18 формируетс импульс, сигнализирующий о смене уровн полезного сигнала, причем на выходе кипп-реле 17 импульс сигнализирует о по влении полезного сигнала на входе устройства, а на вы юде кипп-реле 18 - о его окончании. За счет времени анализа длительности селектируемого сигнала, формирование импульсов на выходе кипп-реле 17 или 18 происхоДит с задержкой по отнощению к моменту смены уровн полезного сигнала. Эта задержка равна времени прохождени на вход счетчика 8 или 9 импульсов Non синхронизирующих импульсов.

Выходной сигнал кипп-реле 17 переводит триггер 19 в единичное состо ние, а выходной сигнал кипп-реле 18 - в нулевое. При этом, на выходе триггера 19 формируетс полезный сигнал, задержанный по отношению к исходному сигналу на Non синхронизирующих импульсов.

Дл защиты счетчиков от переполнени производитс блокировка их входов. Дл этого на третьи входы логических элементов И 6 и 7 направл ютс выходные сигналы соответствующих блоков 10 и 11 сравнени кодов, в результате чего, отсчитав Non синхронизирующих импульсов, счетчики останавливаютс . При этом нулевой уровень соответствующих цифровых устройств сохран етс до прихода на вход счетчиков импульсов установки нул , так как код счетчика уже достиг значени Non Естественно, что емкость счетчиков должна быть больше опорного значени минимальной длительности импульса Non

Импульс первоначальной установки нул формируетс на выходе детектора 5 в момент по влени синхронизирующих импульсов . Установка нул данным импульсом необходима дл стирани случайных чисел, оказывающихс в счетчиках в момент включени питани и нарушающих селекцию первых входных импульсов.

Импульсы смены уровн полезного сигнала формируютс на выходе кипп-реле 17 и 18, причем счетчик 8 импульсов устанавливаетс в нуль выходным импульсом киппреле 18, сигнализирующим о приходе нулевого уровн полезного сигнала, а счетчик импульсов 9 - выходным импульсом киппреле 17, сигнализирующим о приходе единичного уровн полезного сигнала. Установка нул указанными импульсами необходима дл подготовки счетчиков к приходу анализируемого сигнала.

Импульсы стирани помехи формируютс на выходах логических элементов И 13 и 14 следующим образом. Если по окончании действи анализируемого импульса код счетчика 8(9) меньше Non, то на выходе соответствующего блока 10(11) сравнени кодов сохран етс исходный единичный уровень. В момент изменени пол рности сигнала на первом и третьем входах логических элементов И 13(14) соответственно будут единичные уровни. При этом, поступающие на второй вход логического элемента И 13(14) синхронизирующие импульсы пройдут через логический элемент И 13 (14) на установку нул соответствующего счетчика 8(9) импульсов . Таким образом, анализируемый импульс признаетс ложным и стираетс путем сброса счетчика в нуль. Сброс счетчика по окончании действи помехи лредотвращает по вление ложных сигналов на выходе устройства , которые в противном случае возникли бы за счет накоплени коротких ложных импульсов.

в результате счетчики 8 и 9 импульсов будут достигать значени Non только в случае смены уровн полезного сигнала, а, следовательно , только в этом случае происходит смена состо ний триггера 19, формирующего восстановленный полезный сигнал.

Claims

Формула изобретени

Селектор импульсов по длительности, содержащий источник опорного напр жени , выход которого соединен с первым входом блока сравнени напр жений, второй вход которого соединен со входной шиной, а выход подключен к первому входу одного логического элемента И, второй вход которого соединен со вторым входом второго логического элемента И и с выходом источника .синхроимпульсов, третьи входы упом нутых логических элементов И соединены соответственно с выходами блоков сравнени кодов, первые входы которых подключены к выходу регистра, причем второй вход одного блока сравнени кодов соединен с выходом счетчика импульсов, вход которого подключен к выходу первого логического элемента И, а выход каждого блока сравнени кодов через формирователь импульсов соединен с одним из входов триггера, отличающийс тем, что, с целью увеличени помехоустойчивости , в него введены дополнительный счетчик импульсов, два дополнительных логических элемента И, инвертор, детектор и два логических элемента ИЛИ, первые входы которых через детектор соединены с источником синхроимпульсов, вторые входы подключены перекрестно к выходам формирователей импульсов, а третий вход каждого соединен с выходо.м соответствующего дополнительного логического элемента И, первые входы дополнительных логических элементов И соединены с выходом источника синхроимпульсов , вторые входы подключены к д выходам блоков сравнени кодов, третий вход первого дополнительного логического элемента И соединен с первым входом второго логического элемента И и через инвертор с выходом блока сравнени напр жений, третий вход второго дополнительного логического элемента И соединен с выходом блока сравнени напр жений, причем дополнительный счетчик импульсов включен между выходом второго основного логического элемента И и вторым входом второго блока сравнени кодов, а второй вход каждого счетчика импульсов соединен с выходом соответствующего логического элемента ИЛИ.

Источники информации, прин тые во внимание при экспертизе 1. Патент США № 3961271, кл. 328-111, 21.03.74.
2. Авторское свидетельство СССР № 451186, кл. Н 03 К 5/20, 07.12.72.

.- -Tfc

.ч N -. V.-

.-f .. T .

-...

:i

« .733096