SU851391A1 - Адаптер канал-канал - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может использоватьс  как системное устройство дл  св зи цифровых вычислительных машин (ЦВМ) в многомашинном вычислительном комплексе

Наиболее близким к предлагаемому по технической сущности  вл етс  адаптер канал-канал ЕС4060, состо щий из буферного регистра, входами и выходами подключенного к двум идентичным блокам св зи с каналом, каждый из которых обслуживает канал, подключенный к нему через интерфейс ввода-вывода. Каждый блок св зи с каналом содержит узел входных сигналов, регистр команд, дешифратор команд, регистр адреса, узел сравнени  адресов , узел управлени , узел выходных сигналов и регистр байта состо ни  },

Однако такое устройство обладает низкой разрешающей способностью диагностики и локализации неисправностей.

О его работоспособности можно судить только по результату передачи через него байтов данных и байтов состо ни , которые после передачи их в ОЗУ доступны программе и оператору. Така  проверка не позвол ет производить диагностику и локализацию неисправности с требуемой точностью.

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем, что адаптер канал-канал, содержащий два полуадаптера, каждый из которых содержит регистр команд, дешифратор команд, регистр адреса, блок сравне10 ни  сщресов, блок управлени , блок сопр жени  с вычислительной машиной, регистр байта состо ни , буферный регистр, блок синхронизации, причем информационный вход полуадаптера со15 единен со входом регистра команд и первым входом блока сравнени  адресов , второй вход которого подключен к выходу регистра адреса, а выход блока сравнени  адресов соединен

20 с первым входе блока управлени , второй вход котордго подключен к выходу дешифратора команду, выход которого подключен к .выходу регистра команд , управл ющий вход полуадаптера

25 соединен с третьим входом блока управлени , первый выход которого соединен с управл ющим выходом полуадаптера , а второй, третий и четвертый выходы .блока управлени  соединены со30 ответственно с первым входом блока сопр жени  с вычислительной машиной, первым входом буферного регистра и со входом регистра байта состо ни , выход которого соединен со вторым входом блока сопр жени  с вычислительной машиной, выход которого соединен с информационным выходом полуадаптера/ третий вход блока сопр жени  с вычислительной машиной подключен к выходу регистра адреса, п тый выход блока управлени  первого прлуадаптера соединен с третьим входом блока управлени  второго полусждаптеpaj п тый выход блока управлени  вто- . рого полуадаптера соединен с третьим входом блока управлени  первого полуадаптера/ выход буферного регистра первого полуа аптера соединен с четвертым входом блока сопр жени  с вычислительной машиной второго полуадаптера , а выход буферного регистра второго полуадаптера соединен с чет:-. вертым входом блока сопр жени  с вычислительной машиной первого полу - адаптера, в каждый полуадаптер дополнительно введены коммутатор, блок фиксации переходов, блок передачи диагностической информации и элемент И, первый вход которого подключен к выходу блока синхронизации, а выход к п тому входу блока управлени , шестой выход которого соединен с первым входом блока фиксации переходов, выход которого соединен со вторым вхоом элемента И и с первым входом блока передачи диагностической информации , второй и третий входы которого подключены соответственно к выходу дешифратора команд и к выходу блока синхронизации, первый, второй и третий выходы блрка передачи диагностической информации подключены соответственно к первому входу буферного регистра, ко второму входу блока фиксации переходов и к первому входу коммутатора , второй, третий и четвертый входы которого подключены соответственно к информационному входу полуадаптера , к первому и седьмому выхоам блока управлени , выход коммутатора соединен со вторым входом буферного регистра, четвертый вход и четвертый выход блока передачи диагностической информации первого полуадаптера соединены соответственно с етвертым выходом и четвертым входом блока переда чи диагностической информации второго полуадаптера.

Поставленна  цель достигаетс  также тем, что блок фиксации перехоов содержит п элементов НЕ, 2п тригеров и элемент ИЛИ, выход которого вл етс  выходом блока, а 1-ый вход лемента ИЛИ ( 1 , . . . , 2п ) подклю4ejH к выходу 1-триггера, первый вход лока подключен к установочным вхоам 2 п триггеров, второй вход блока соединен со счетными входами первых п триггеров и со входами п элементов

НЕ, ВЫХОД j-ro элемента НЕ (j ,.. п), подключен к счетному входу (п + + j)-го триггера, а также тем, что блок передачи диагностической информации содержит элемент И, счетчик, дешифратор, триггер, генератор одиночных импульсов, элемент ИЛИ, приче первый, второй, третий, четвертый входы блока соединены соответственно с первым входом элемента И, со вторым входом элемента И и с первым входом элемента ИЛИ, с третьим входом элемента И, с первым входом триггера и с четвертым входом элемента И выход которого соединен со входом счетчика, выход которого соединен со входом дешифратора, первый и второй выходы которого  вл ютс  первым и третьим выходами блока, а третий выход дешифратора соединен со вторым входом триггера, пр мой выход которого  вл етс  четвертым выходом блока , а инверсный выход соединен с п тым входом элемента И и со входом генератора одиночных импульсов, выход которого подключен ко второму входу элемента ИЛИ, выход которого  вл етс  вторым выходом блока.

На фиг. 1 приведена функциональна  схема предлагаемого адаптера; на фиг. 2 - функциональна  схема блока фиксации переходов; на фиг. 3 - функциональна  схема одного из возможных вариантов блока передачи диагностической информации; на фиг. 4 - блоксхема блока управлени .

Claims (3)

1. Адаптер канал-канал состоит из двух идентичных полуадаптеров 1 и 2, каждый из которых содержит вход 3, регистр 4 команд, дешифратор 5 команд , регистр 6 адреса, блок 7 сравнени  адресов, блок 8 управлени , блок 9 сопр жени  с ЭВМ, регистр 1.0 байта состо ни , буферный 11 регистр блок 12 синхронизации, коммутатор 13 элемент И 14, блок 15 фиксации переходов , который состоит из элемента ИЛИ 16 и группы каналов, число которых равно числу элементов пам ти узла управлени , причем каждый канал содержит элемент НЕ и два триггера 18 и 18р,|,где i 1-п - номер канала. В состав каждого полуадаптера входит также блок 19 пе едачи диагностической информации, состо щий из элемента И 20, счетчика 21, дешифратора 22, триггера 23, генератора 24 одиночных импульсов, элемента ИЛИ 25. Блок 19 передачи диагностической информации соединен с узлами адаптера входными шинами управлени  26-29 и выходными шинами управлени  30-33. Выходные сигналы триггеров блока 8 управлени  поступают на вход блока 15 фиксации переходов по шине 34. Адаптер св зан с сопр гаемыми каналами с помощью информационных линий каналов 35 и 36, управл ющих линий каналов 37 и 38, информационных линий абонентов 39 и 40 и управл ющи линий абонентов 41 и. 42. В адаптере канал-канал предусмотрено два режима работы: РАБОТА и КОНТРОЛЬ. Режим работы задаетс  с помсицью указател  (разр да) в формате команды обмена. Если этот разр д равен нулю, команда выполн етс  в режиме РАБОТА, если единице - в режиме КОНТРОЛЬ. Блок управлени  (фиг. 4) , предста л ющий собой синхронный цифровой авт лaт, вырабатывает функциональные сиг налы, обеспечивающие работу адаптера в соответствии с заложенным алгоритмом и входными сигналами, поступагаци ми с выхода дешифратора 5 команд, блока 7 сравнени  адресов, блока 8 управлени  другого полуадаптера и уп равл ющими сигналами к анаша, поступа ющими по лини м 37 и 38. Блок 8 управлени  содержит, напри мер, счетчик 43 и дешифратор 44. Переход блока управлени  из одного состо ни  в другое происходит по фронту синхросигналов, вырабатываеки блоком 12. в режиме РАБОТА сигнал на шине 29 равен единице и синхросигналы поступают на вход блока 8 управле ни  через элемент И 14. Сигналы со- . пр жени  с другим-полуадаптером, фор мируемые блоком 8 управлени  на шине 28, поступают (кроме блока управлени другого попуадаптера) на вход блока 19 передачи диагностической информации другого полуадаптера. Однако в режиме РАБОТА блок 19 не реагирует на эти сигналы и не выдает выходных сигналов. В режиме КОНТРОЛЬ адаптер работает следующим образом. Канал (например, канал 1 при проверке второго полуадаптера) выбирает адаптер и вводит команду СЧИТАТЬ, после чего первый полуадаптер выдает сигнал ожидани  согласовани  (ОЖ, СОГЛ) по шине 31 в блок 8 управлени  второго полуадаптера. По этому сигналу второй полуадаптер передаетс  в канал 2 байт состо ни  с указателем ВНИМАНИЕ. При этом его блок 8 управлени  измен ет состо ние, что приводит к записи единицы хот  бы в один из триггеров 18 блока 15. Пусть изменение состо ни  этих триггеров происходит по положительному фронту сигнала на счетном входе. Тогда состо ние йервого триггера измен етс  при переходе из нул  в единицу, а второго - из единицы в ноль сигнала на выходе соответствующего элемента пам ти узла управлени . Таким образо при любом изменении состо ни  блока 8 управлени  (состо ни  элементов пам ти узла управлени ) на выходе элемента ИЛИ 16, вырабатываетс  сигнал , запрещающий прохождение синхроимпульсов через элемент И 14 и разрешающий прохождение синхросигналов на счетный вход счетчика 21 через элемент, И 20 (сигналы КОНТРОЛЬ и ОЖ СОГЛ на шинах 26 и 31 равны единице ) . Счетчик 21представл ет собой последовательный двоичный двухразр дный счетчик. В исходном состо нии счетчика 21 на выходах дешифратора 22 сигналы не вырабатываютс . По положительному фронту сигнала на счетном входе счетчик/ 21 начинает измен ть свои состо ни . В первом и во втором состо ни х вырабатываетс  сигнал на шине 32, разрешгиоадий прохождение диагностической .информации Через коммутатор 13 на вход буферного регистра. Во втором состо нии счетчика на шине 30 вырабатываетс  сигнал записи в буферный регистр 11, по которому диагностическа  информаци  заноситс  в буферный регистр. В третьем состо нии счетчика вырабатываетс  сигнал, устанавливаюций в единицу триггер 23. Сигнал с пр мого выхода этого триггера поступает в блок управлени  первого полуадаптера, по которому последний считывает информацию с буферного регистра второго (провер емого) полуадаптера и передает ее в канал. Сигнал с инверсного выхода триггера 23 запрещает прохождение синхросигналов через элемент И 20. После окончани  цикла передачи диагностической информации в канал второй полуадаптер выдает сигнал ГОТ СМ по шине 31, который сбрасывает триггер 23. По следующему синхросигналу счетчик 21 возвращаетс  в исходное состо ние. При переходе триггера из единицы в нуль на выходе генератора 24 одиночных импульсов вырабатываетс  сигнал, по которому сбрасываютс  триггеры блока фиксации переходов 15 и на шине 29 вырабатываетс  сигнал, разрешающий прохождение синхроимпульсов на вход блока управлени  контролируемого полуадаптера и запрещающий прохождение синхросигналов на вход счетчика 21. в режиме РАБОТА по сигналу КОНТРОЛЬ на шине 26 вырабатываетс  сигнал на вь1ходе элемента ИЛИ 25, удерживающий триггеры блока 15 в нулевом состо нии. Проверка первого полуадаптера производитс  аналогично. При этом канал 2 выбирает второй полуадаптер, ввод т-команду СЧИТАТЬ, а в первом полуадаптере вводитс  команда, правильность выполнени  которой необходимо пров ерит ь. На основании физического или программного моделировани  составл етс  словарь неисправностей, в котором Ксокдой неисправности ставитс  в соответствие полученна  от полуадаптера диагностическа  информаци . Предлагаемое устройство обеспечивает локализацию места неисправности с точностью до 2 сменных узлов и позвол ет на 1-3 пор дка по сравнению с известным сократить врем  поиска неисправностей . Формула изобретени  1. Адаптер канал-канал, содержащи два полуадаптера, каждый из которых содержит регистр команд, дешифратор команд, регистр адреса, блок сравнени  адресов, блок управлени , блок сопр жени  с вычислительной машиной, регистр байта состо ни , буферный регистр, блок синхронизации, причем информационный вход полуадаптера сое динен со входом регистра команд и первым входом блока сравнени  адресов , второй вход которого подключен к выходу регистра адреса, а выход блока сравнени  адресов соединен с первым входом блока управлени , второй вход которого подключен к выходу дешифратора команд, выход которого подключен к выходу регистра комавд управл гаций вхсщ полуадаптера соединен с третьим входом блока управлени первый выход которого соединен с управл ющим выходом .полуадаптера, а вт рой, третий и четвертый выходы блока управлени  соединены соответственно с первым входом блока сопр жени  с вычислительной машиной, первым входо буферного регистра и со входом регистра байта состо ни , выход которого соединен со вторым входом блока сопр жени  с вычислительной машиной, выход которого соединен с информационным выходом полуадаптера, третий вход блока сопр жени  с вычислительной машиной подключен к выходу регистра адреса, п тый выход блока управ лени  первого полуадаптера соединен с третьим входом блока управлени  второго полуадаптера, п тый выход блока управлени  второго полуадаптера соединен с третьим входом блока управлени  первого полуадаптера, выход буферного регистра первого полуадаптера соединен с четвертым входом блока сопр жени  с вычислительной машиной второго полуадаптера, а выход буферного регистра второго полуадаптера соединен с четвертым входом блока сопр жени  с вычислительной машиной первого полуадаптера, отличающийс  тем, что, с целью повышени  надежности, в каждый полуадаптер введены коммутатор, блок фиксации переходов/ блок передачи диагностической информации и элемент И, первый вход которого подключен к выходу блока синхронизации/ а выход - к п тому входу блока управлени , шестой выход которого соединен с первым входом блока фикеации переходов выход которого соединен со вторым входом элемента И и с первым входом блока передачи диагностической информации, второй и третий входы которого подключены соответственно к выходу дешифратора команд и к выходу блока синхронизации, первый, второй и третий выходы блока передачи диагностической информации подключены соответственно к первому входу буферного регистра, ко второму входу блока фиксации переходов и к первому входу коммутатора, второй, третий и четвертый входы которого подключены соответственно к инфо мационному входу полуадаптера, к первому и седьмоиу выходам блока управлени , выход конадутатора соединен со вторым входом буферного регистра, четвертый вход и четвертый выход блока передачи диагностической информации первого полуадаптера соединены соответственно с четвертым выходом и четвертым входом блока передачи диагностической информации второго полуадаптера .
2. 2.Устройство по п. 1, отличающеес  тем, что блок фиксации переходов содержит п элементов НЕ, 2п триггеров и элемент ИЛИ, выход которого  вл етс  выходом блока, а i-ый вход элемента ИЛИ (i 1,...п) подключен к выходу i-го триггера, первый вход блока подключен к установочным входам 2п триггеров, второй вход блока соединен со счетными входами первых п триггеров и со входами п элементов НЕ, выход j-ro элемента НЕ (j J,,..,n) подключен к счетному входу (п + j)-ro триггера.
3. 3.Устройство по п. 1, отличающеес  тем,- что блок передачи диагностической информации содержит элемент И, счетчик, дешифратор , триггер, генератор одиночных импульсов, элемент ИЛИ, причем первый , второй, третий, четвертый входы блока соединены соответственно с первым входом элемента И,, со вторым входом элемента И и с первым входом элемента ИЛИ, с третьим входом элемента И, с первым входом триггера и с четвертым входом элемента И, выход которого соединен, со входом дешифратора, первый и .второй выходы которого  вл ютс  первым и третьим выходами блока/ а третий выход дешифратора соеди- . ней со вторым входом триггера, пр мой выход которого  вл етс  четвертым выходом блока/ а инверсный выход соединен с п тым входом элемента И и со входом генератора одиночных импульс6В| выход которого подключен ко второму входу элемента ИЛИ, выход которого  вл етс  вторым выходом блока . Источники информации, прин тые во внимание при экспертизе 1. Антонов В. С./Соловьев С. П. и др. Электронна  вычислительна  машина ЕС-1050, - Статистика, 1976, С. 185-190.

   -

   г

   371

   тю

   М

   ffut.l

   г /(ОНО/ 1

   Г-:п:

   34

   I - -  I

   J 1

   5

   Псанал п

   п

   57

   (pUl. if CmpoSK j