Claims (2)
Поставленна цель достигаетс тем, что в стартстопное приемное устройство, содержащее входной блок, цикловой триггер, генератор тактовых импульсов, выход которого соединен с входом делител частоты, элементы И и блок дешифрации и печати, последовательно-параллельный преобразователь кода и элемент задержки, причем выход входного блока соединен с одним входом циклового триггера непосредственно, а с другим входом - через последовательно соединенные последовательно-параллельный преобразователь кода и элемент задержки, выход циклового триггера соединен с соот-% ветствующими входами последовательно-5 параллельного преобразовател кода непосредственно и через делитель частоты, а информационные выходы последовательнопараллельного преобразовател кода соединены через элемент И со входами блока дещифрации и печати, причем другие входы элементов И соединены с входом эль снта задержки, введены дополнительный элемент И, два элемента ИЛИ, счетчик, блок совпадени , стартовый триггер и дополнительный элемент задержкн, причем выход входного блока блока через последовательно соединенные дополнительный элемент И и счетчик соединен с соответствующим входом последовательно-параллельного преобразовател кода, выход элемента задержки через первый элемент ИЛИ соединен сдругим входом циклового триггера, выход которого через стартовый триггер соединен с первым входом блока совпадени , второй и третий входы которого соединены соответственно с выходом делител частоты и другим выходом счетчика, другой вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом циклового триггера, а второй вход - с выходом дополнительного элемента задержки , соединенного также с другим входом стартового триггера, вход дополнительного элемента задержки соединен с выходом делител частоты, вход которого соединен с другим входом дополнительного элемента И, при этом выход блока совпадени соединен с другим входом первого элемента ИЛИ. На чертеже представлена структурна электрическа схема предлагаемого устройства . Устройство содержит входной блок 1, цикловой триггер 2, генератор 3 тактовых импульсов, делитель 4 частоты, элементы И 5, блок 6 дещифрации и печати, последовательно-параллельный преобразователь 7 кода, элемент 8 задержки, счетчик 9, стартовый триггер 10, дополнительный элемент 11 задержки, дополнительный элемент И 12; блок 13 совпадени и элементы ИЛИ 14 и 15. Устройство работает следующим образом Перед началом приема телеграфного сообщени цикловой триггер 2 находитс в нерабочем состо нии и его выходной сигнал запрещает работу делител 4 частоты, последовательно-параллельного преобразовател 7 кода и устанавливает в исходное состо ние через первый элемент ИЛИ 14 счетчик 9. При поступлении перехода от стопа к старту из входного блока 1 цикловой триггер 2 переходит в рабочее состо ние и его выходной сигнал разрешает работу делител 4 частоты, последовательно-параллельного преобразовател 7, счетчика 9, а также перебрасывает стартовый триггер 10 в единичное состо ние, при этом на третий вход блока 13 совпадени поступает разрещ ,ающий потенциал. Счетчик 9 осуществл ет счет импульсов, поступающих с элемента И 12, на входы которого поступают сигналы со входного блока 1 и генератора 3 тактовых импульсов. Частота генератора 3 тактовых импульсов равна f , Те - длительность посылки; п - число целое. Если на вход счетчика 9 поступает п/2 или более импульсов, то на его пр мом выходе устанавливаетс состо ние «1, в противном случае - состо ние «С. Состо ние на выходе счетчика 9 соответствует значению посылки. С выхода делител 4 импульс, соответствующий концу посылки, поступает на вход последовательно-параллельного преобразовател 7 и записывает в него соответствующее значение посылки в обратном коде , а также - на второй блок 13 совпадени . Если в момент прихода с выхода делител 4 первого импульса на пр мом выходе счетчика 9 - состо ние «I (т. е. стартова посылка не прин та), на первый вход блока 13 совпадени поступает разрещающий потенциал, ее выходной сигнал через второй элемент ИЛИ 15 устанавливает цикловой триггер 2 в нерабочее состо ние. При этом запрещаетс работа делител 4, последовательно-параллельного преобразовател 7, устанавливаетс в исходное состо ние счетчик 9. Выходной сигнал с делител 4 через элемент 11 задержки устанавливает в исходное состо ние стартовый триггер 10 и через первый элемент ИЛИ 14 - счетчик 9. Если в момент прихода с выхода делител 4 первого импульса на пр мом выходе счетчика 9 - состо ние «О, то блок 13 совпадени закрыт по первому входу и цикловой триггер 2 остаетс в рабочем состо нии. В последовательно-параллельный преобразователь 7 записываютс посылки знака. Выходной сигнал с последовательно-параллельного преобразовател 7 через элемент 8 задержки и второй. элемент ИЛИ 15 переводит цикловой триггер 2 в нерабочее состо ние, а также осуществл ет выдачу знака в блок дешифрации и печати через элементы И 5. Следовательно, предлагаемое приемное стартстопное устройство обеспечивает выделение каждого знака по стартстопному переходу, защиту от ложного запуска при длительности импульсных помех менее то/2, прин тие решени о значении посылки методом интегрального приема. При этом посылка принимаетс правильно, если суммарна длительность помех в ее пределах менее то/The goal is achieved by the fact that the start-stop receiver contains an input unit, a cyclic trigger, a clock generator, the output of which is connected to the input of a frequency divider, And elements and a decryption and printing unit, a serial-parallel code converter and a delay element, and the input the unit is connected to one input of a cyclic trigger directly, and to another input — via a serially connected serial-parallel code converter and a delay element, an output cyclic the trigger is connected to the corresponding% of serial-5 parallel code converter directly and via a frequency divider, and the information outputs of the serial-parallel code converter are connected via the AND element to the inputs of the decryption and printing unit, the other inputs of the AND elements are connected an additional element AND, two elements OR, a counter, a block of matches, a start trigger and an additional element of delays, with the output of the input block through a sequence Bno connected additional element And and the counter is connected to the corresponding input of the series-parallel code converter, the output of the delay element through the first OR element is connected with the other input of the cycle trigger, the output of which through the starting trigger is connected to the first input of the coincidence unit, the second and third inputs of which are connected respectively to the output of the frequency divider and another output of the counter, the other input of which is connected to the output of the second element OR, the first input of which is connected to the output of the cycle trigger and the second input with the output of an additional delay element connected also to another input of the starting trigger; the input of an additional delay element connected to the output of a frequency divider, the input of which is connected to another input of the additional element I, while the output of the coincidence unit is connected to another input of the first element OR. The drawing shows a structural electrical circuit of the proposed device. The device contains an input unit 1, a cyclic trigger 2, a generator of 3 clock pulses, a divider 4 frequencies, elements AND 5, a block 6 of decryption and printing, a serial-parallel converter 7 of code, a delay element 8, a counter 9, a starting trigger 10, an additional element 11 delays, additional element And 12; block 13 matches and elements OR 14 and 15. The device works as follows. Before the start of the telegraph message, the cyclic trigger 2 is in an idle state and its output signal prohibits the operation of frequency divider 4, the series-parallel converter 7 of the code and returns to its initial state the first element OR 14 is the counter 9. When the transition from the stop to the start arrives from the input block 1, the cyclic trigger 2 goes into a working state and its output signal enables the divider 4 frequencies to work, followed by no-parallel converter 7, a counter 9, and throws a starting trigger 10 in a single state, wherein the third input block matcher 13 is supplied razresch, ayuschy potential. The counter 9 performs the counting of the pulses coming from the element 12, to the inputs of which signals come from the input unit 1 and the generator 3 of the clock pulses. The frequency of the generator 3 clock pulses is equal to f, Those - the duration of the package; n - integer number. If p / 2 or more pulses arrive at the input of counter 9, then the state "1" is set at its direct output, otherwise the state "C." The state at the output of counter 9 corresponds to the value of the parcel. From the output of the divider 4, the pulse corresponding to the end of the parcel arrives at the input of the serial-parallel converter 7 and writes the corresponding value of the parcel into it in the return code, as well as to the second block 13 of coincidence. If at the moment when the first pulse from the output of divider 4 arrives at the direct output of counter 9, the state is "I (i.e., the starting parcel is not received), the resolving potential is fed to the first input of the block 13 15 sets the cyclic trigger 2 to an idle state. In this case, the operation of the divider 4, the serial-parallel converter 7 is prohibited, the counter 9 is reset to the initial state. The output signal from the divider 4 through the delay element 11 sets the starting trigger 10 to the initial state and through the first OR 14 element - the counter 9. If the moment of arrival from the output of divider 4 of the first pulse at the direct output of counter 9 is the state "O", then the coincidence unit 13 is closed at the first input and the cyclic trigger 2 remains in the working state. The serial-parallel converter 7 records the sign parcels. The output signal from the serial-parallel Converter 7 through the element 8 of the delay and the second. the element OR 15 translates the cyclic trigger 2 into a non-operating state, and also issues a sign to the decryption and printing block through the AND elements 5. Therefore, the proposed receiving start-stop device ensures the selection of each sign by the start-stop transition, protection from false triggering during the duration of impulse noise less then / 2, making a decision about the value of the parcel by the method of integral reception. In this case, the parcel is accepted correctly, if the total duration of interference in its range is less than /
2. По сравнению с известным в предлагаемом устройстве обеспечена более высока помехозащищенность. Формула изобретени Стартстопное приемное устройство по авт. св. № 544170, отличающеес тем, что, с целью повышени помехозащищенности, введены дополнктельны|й элемент И, два элемента ИЛИ, счетчик, блок совпадени , стартовый триггер и дополнительный элемент задержки, причем выход входного блока через последовательно соединенные дополнительный элемент И и счетчик соединен с соответствующим входом последовательнопараллельного преобразовател кода, выход элемента задержки через первый элемент ИЛИ соединен с другим входом циклового2. Compared with the known in the proposed device provided higher noise immunity. Claims of the invention Start-stop device according to the author. St. No. 544170, characterized in that, in order to increase the noise immunity, an additional AND element, two OR elements, a counter, a coincidence unit, a starting trigger and an additional delay element are introduced, the output of the input unit being connected through the series-connected additional element And the corresponding input of the serial-parallel code converter, the output of the delay element through the first element OR is connected to another input of the cyclic
триггера, выход которого через стартовый триггер соединен с первым входом блока совнадени , второй и третий входы которого соединены соответственно с выходом делител частоты и другим выходом счетчика, другой вход которого соединен с выходом второго элемета ИЛИ, первый вход которого соединен с выходом циклового триггера, а второй вход - с выходом дополнительного элемента задержки,соединенного также с другим входом стартового триггера, входtrigger, the output of which is connected to the first input of the joint unit through the start trigger, the second and third inputs of which are connected respectively to the output of the frequency divider and another output of the counter, the other input of which is connected to the output of the second element OR, the first input of which is connected to the output of the cyclic trigger, and the second input - with the output of an additional delay element connected also to another input of the starting trigger, the input
дополнительного элемента задержки соединен с выходом делител частоты, вход которого соединен с другим входом дополнительного элемента И, при этом выход блока совпадени соединен с другим входом первого элемента ИЛИ.An additional delay element is connected to the output of a frequency divider, whose input is connected to another input of an additional AND element, while the output of the coincidence unit is connected to another input of the first OR element.
Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 544170, кл. Н 04 L 17/16, 1975 (прототип ).Sources of information taken into account during the examination 1. USSR Author's Certificate No. 544170, cl. H 04 L 17/16, 1975 (prototype).
II