SU842957A1 - Запоминающее устройство - Google Patents
Запоминающее устройство Download PDFInfo
- Publication number
- SU842957A1 SU842957A1 SU792842025A SU2842025A SU842957A1 SU 842957 A1 SU842957 A1 SU 842957A1 SU 792842025 A SU792842025 A SU 792842025A SU 2842025 A SU2842025 A SU 2842025A SU 842957 A1 SU842957 A1 SU 842957A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- inputs
- outputs
- overflow
- address
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
1
Изобретение относитс к запоминающим устройствам . и может быть использовано в системах сбора измерительной информадии в качестве буферного запоминающего устройства .
Известное запоминающее устройство, состо щее из накопителей, счетчиков адреса и формирователей сигналов управлени 1.
Недостатком этого устройства вл етс низка эффективна емкость.
Наиболее близким техническим рещением к предлагаемому вл етс запоминающее устройство, содержащее матрицу пам ти, счетчик адреса, схему, выбора режима работы устройства, формирователи управл ющих-сигналов 2.
Недостатком этого устройства . вл етс низка эффективна емкость, так как необходимо записывать избыточную информацию при хранении результатов измерени непрерывной функции с заданной погрешностью.
Цель изобретени - повышение эффективной емкости устройства.
Поставленна цель, достигагаётс тем, что запоминающее устройство, содержащее накопитель, счетчик адреса и блок управлени , первый выход которого подключен к
первому управл ющему входу накопител , а второй выход - ко входу счетчика адреса, причем информационнь1е входы и выходы накопител вл ютс соответственно входами и выходами устройства, адресные входы накопител соединены с одним из выходов счетчика адреса, содержит счетчик переполнений , регистр переполнений и элементы И, причем вход счетчика переполнений подключен к другому выходу счетчика адреса, выходы счетчика переполнений соединены с первыми входами элементов И и входами регистра переполнений, выходы которого подключены ко вторым входам /элементов И, тре тьи входы которых соединены соответственно с адресными и вторым управл ющим входами накопител .
На чертеже изображена структурна схема предлагаемого устройства.
Устройство содержит накопитель 1, счетчик 2 адреса, счетчик 3 переполнений, регистр 4 переполнений, элементы И 5 и блок 6 управлени .
Claims (2)
- Информационные входы и выходы накопител 1 вл ютс соответственно входами и выходами устройства. Адресные входы накопител 1 соединены с одними из выходов счетчка 2 адреса. Первый выход блока 6 управлени подключен к первому управл ющему входу накопител 1, а второй выход - ко входу счетчика 2 адреса. Вход счетчика 3 переполнений подключен к другому выходу счетчика 2 адреса. Выходы счётчика переполнений 3 соединены с первыми входами элементов И 5 и,входами регистра 4 переполнений , выходы которого подключены ко вторым входам элементов И 5. Третьи входы элементов И 5 соединены соответственно с адресными и вторыми уп-равл ющими входами накопител 1. Устройство работает следующим образом . При измерении непрерывной функции, когда ее мгновенные значени прео разуютс в цифровой код, запоминающее устройство работает в режиме записи: преобразованные значений последовательно записываютс в чейки накопител 1, так как сигнал разрешени обращени к нему формируетс на каждом такте работы счетчика 2 адреса. При этом щаг дискретизации измер емой функции минимален. При увеличении длительности функции в сравнении с минимальным значением происходит переполнение счетчика 2 адреса, фиксируемое счетчиком 3 переполнений и запоминаемое регистром 4 переполнений. Начинаетс новый цикл обращени к накопителю 1, причем с помощью элементов И 5 сигнал разрешени формируетс лищь при четных комбинаци х счетчика 2 адреса. В результате в чейках с нечетными адресами сохран етс ранее записанна информаци , а в чейках с четными адресами записываетс вновь поступающа информаци с удвоенным шагом дискретизации . При последующих переполнени х счетчика 2 адреса происходит замещение избыточной информации в чейках с нечетными адресами (3, 7, 11 и т.д.), затем в чейках с четными адресами (4, 8, .12...) и т.д., с соответствующим увеличением liiara дискретизации . Алгоркщ считывани информации определ етс дискретизации, достигнутым в режиме записи, код которого хранитс в регистре 4 переполнений. В результате считывани измер ема функци оказываетс представленной последовательностью числовых зйачений, следующих с шагом дискретизации , достигнутым в режиме записи, который обеспечивает заданную относительную погрешность аппроксимации, задаваемую числом дискретных значений, характеризующих исходную функцию. В предлагаемом устройстве повышаетс эффективна емкость по сравнению с известным за счет замещени избыточной информации в чейках накопител при переполнени х счетчика адреса. Формула изобретени Запоминающее устройство, содержащее накопитель, счетчик адреса и блок управлений , . первйй выход которого подключен к первому управл ющему входу накопител , а второй выход - ко входу счетчика адреса. причем информационные входы и/выходы накопител вл ютс соответственно входами и выходами устройства, адресные входы накопител соединены с одним из выходов счетчика адреса, отличающеес тем, что, с целью повыщени эффективной емкости устройства , оно содержит счетчик переполнений , регистр переполнений и элементы И, причем вход счетчика переполнений подключен к другому выходу счетчика адреса, выходы счётчика переполнений соединены с первыми входами элементов И и входами регистра переполнений, выходы которого подключены ко вторым входам элементов И, третьи входы которых соединены соответственно с адресными и вторым управл ющим вхоми накопител . Источники информации прин тые во внимание при экспертизе 1.Зам тин Н. И., Смолин Д. А. Блоки буферной пам ти в стандарте КАМАК. Препринт . ОИЯИ, Р10--9666. Дубна, 1976.
- 2.Даматов Я. М., Никитюк Н. И. Семенов В. Н. Блок полупроводникового динамического запоминающего устройства в стандарте КАМАК, 1978, ПТЭ № 6 (прототип ).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842025A SU842957A1 (ru) | 1979-11-13 | 1979-11-13 | Запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792842025A SU842957A1 (ru) | 1979-11-13 | 1979-11-13 | Запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU842957A1 true SU842957A1 (ru) | 1981-06-30 |
Family
ID=20860217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792842025A SU842957A1 (ru) | 1979-11-13 | 1979-11-13 | Запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU842957A1 (ru) |
-
1979
- 1979-11-13 SU SU792842025A patent/SU842957A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU842957A1 (ru) | Запоминающее устройство | |
SU1425783A1 (ru) | Ассоциативна чейка пам ти | |
SU1187191A1 (ru) | Устройство дл поиска информации на микрофильме | |
SU618799A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1304078A1 (ru) | Стековое запоминающее устройство | |
SU836682A1 (ru) | Запоминающее устройство с само-КОНТРОлЕМ | |
SU450231A1 (ru) | Запоминающее устройство | |
SU1524094A1 (ru) | Буферное запоминающее устройство | |
SU842977A1 (ru) | Запоминающее устройство с автономнымКОНТРОлЕМ | |
SU1462424A1 (ru) | Устройство дл задержки цифровой информации с контролем | |
SU963099A1 (ru) | Логическое запоминающее устройство | |
SU1019492A1 (ru) | Буферное запоминающее устройство с самоконтролем | |
SU864336A1 (ru) | Логическое запоминающее устройство | |
SU765881A1 (ru) | Аналоговое запоминающее устройство | |
SU955210A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1034069A1 (ru) | Буферное запоминающее устройство | |
SU1529289A1 (ru) | Устройство дл подмены информации в посто нной пам ти | |
SU1485255A1 (ru) | Устройство для адресации буферной памяти | |
SU567174A1 (ru) | Устройство дл сжати информации | |
SU733020A1 (ru) | Запоминающее устройство | |
SU507897A1 (ru) | Запоминающее устройство | |
SU511710A1 (ru) | Устройство дл преобразовани структуры дискретной информации | |
SU866577A2 (ru) | Аналоговое запоминающее устройство | |
SU536524A1 (ru) | Запоминающее устройство | |
SU920832A1 (ru) | Запоминающее устройство |