SU839029A1

SU839029A1 - Pulse shaper

Info

Publication number: SU839029A1
Application number: SU792817994A
Authority: SU
Inventors: Владимир Васильевич Бурлюк
Original assignee: Предприятие П/Я А-3327
Priority date: 1979-09-07
Filing date: 1979-09-07
Publication date: 1981-06-15

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано для формирования синхронизирующих импульсов. _The invention relates to automation and computer technology and can be used to generate synchronizing pulses. _

Известен формирователь импульсов, ³построенный на потенциальных элементах и содержащий элемент ИЛИ, два элемента совпадения, два инвертора, элемент задержки, соответствующие связи и формирующий серию импуль- ^υсов по переднему и заднему фронтам входных импульсов [1].Known pulse shaper, ³ built on potential elements and containing an OR element, two coincidence elements, two inverters, a delay element, the corresponding connection and forming a series of pulses ^υ owls on the leading and trailing edges of the input pulses [1].

Однако данный формирователь импульсов характеризуется невозможностью формирования пары выходных импульсов в течение действия входного импульса.However, this pulse shaper is characterized by the impossibility of forming a pair of output pulses during the action of the input pulse.

Наиболее близким техническим решением к предлагаемому является формирователь импульсов, который 20 выполнен на потенциальных и дискретных элементах и содержит элемент И, RS-триггер и две интегрирующие RC-цепи (используемые в качестве элементов задержки), в котором вход формирователя соединен с одним из входов элемента И и входом первой интегрирующей RC-цепи, выход которой соединен с счетным входом RS-триггера, прямой выход которого соединен с вторым 30 входом элемента И, а инверсный выход через вторую интегрирующую RC-цепь соединен с входом установки RS-триггера в единицу [2J.The closest technical solution to the proposed one is a pulse shaper, which 20 is made on potential and discrete elements and contains an AND element, an RS trigger and two integrating RC circuits (used as delay elements), in which the shaper input is connected to one of the element inputs And the input of the first integrating RC circuit, the output of which is connected to the counting input of the RS trigger, the direct output of which is connected to the second 30 input of the And element, and the inverse output through the second integrating RC circuit is connected to the input of the Novki RS-trigger in the unit [2J.

Недостатком этого формирователя импульсов является его сложность.The disadvantage of this pulse shaper is its complexity.

Цель изобретения - упрощение формирователя .The purpose of the invention is the simplification of the shaper.

Поставленная цель достигается тем, что в формирователь импульсов, содержащий элемент совпадения и линию задержки, причем вход формирователя соединен с первым входом элемента совпадения и входом линии задержки, а выход элемента совпадения - с выходом формирователя, введены инвертор и элемент И-НЕ, соединенные последовательно и включенные между вторым входом элемента совпадения и выходом линии задержки, отвод от которой соединен со вторым входом элемента И-НЕ.This goal is achieved by the fact that in the pulse shaper containing the coincidence element and the delay line, and the input of the shaper connected to the first input of the coincidence element and the input of the delay line, and the output of the coincidence element with the output of the shaper, an inverter and an AND-NOT element are connected in series and included between the second input of the coincidence element and the output of the delay line, the tap from which is connected to the second input of the AND element.

На фиг. 1 представлена блок-схема предлагаемого устройства* на фиг. 2 - эпюры напряжений, поясняющие его работу.In FIG. 1 shows a block diagram of the proposed device * in FIG. 2 - stress diagrams explaining his work.

Формирователь импульсов содержит линию 1 задержки, инвертор 2, элемент И-НЕ 3, элемент 4 совпадения, вход839029The pulse shaper contains a delay line 1, an inverter 2, an AND-NOT element 3, a coincidence element 4, an input839029

Аную шину 5, выходную шину'6, отвод 7 линии 1 задержки.Anu bus 5, output bus'6, tap 7 of delay line 1.

Формирователь импульсов работает следующим образом.The pulse generator operates as follows.

В исходном состоянии при отсутствии сигналов на входной шине 5 формирователя импульсов на выходной шине 6 формирователя импульсов отсутствуют выходные сигналы. Входной ^сигнал (фиг. 2а) длительностью 1ц поступает на первый из входов элемента 4 совпадения и вход линии 1 задержки. На выходной шине-6 (фиг.2е) формирователя импульсов формируется передний фронт первого из пары выходных импульсов по переднему фронту входного сигнала благодаря наличию высокого уровня напряжения на выходе элемента И-НЕ 3 (фиг. 2д). Через время задержки tj , установленное на отводе 7 линии 1 задержки, появляется передний фронт задержанного. входного сигнала (фиг., 26) , по которому производится формирование заднего фронта первого из пары выходных импульсов, так как на вы-, ходе элемента И-НЕ 3 появляется низкий уровень напряжения (фиг. 2д), который сохраняется в течение промежутка времени и обеспечивает формирование паузы () между двумя выходными импульсами.In the initial state, in the absence of signals on the input bus 5 of the pulse shaper on the output bus 6 of the pulse shaper there are no output signals. An input signal (Fig. 2a) of duration 1c is supplied to the first of the inputs of coincidence element 4 and the input of delay line 1. On the output bus-6 (Fig.2e) of the pulse shaper, the leading edge of the first of the pair of output pulses is formed along the leading edge of the input signal due to the presence of a high voltage level at the output of the AND-NOT 3 element (Fig. 2e). After the delay time tj installed on the tap 7 of the delay line 1, the leading edge of the delayed one appears. the input signal (Fig. 26), by which the trailing edge of the first of the pair of output pulses is formed, since at the output of the AND-NOT 3 element a low voltage level appears (Fig. 2e), which remains for a period of time and provides a pause () between two output pulses.

Через- время t , установленное на выходе линии 1 задержки, появляется передний фронт задержанного входного импульса (фиг. 2в), по которому происходит формирование переднего фронта второго из пары выходных импульсов, так как на выходе , . инвертора 2 появляется низкий уровень выходного напряжения (фиг. 2г). Задний фронт второго из пары выходных импульсов формируется по заднему фронту входного сигнала. В результате на входной шине 5 формирователя сформировались два импульса с длительностью первого из пары выходных импульсов равной t_BMX , длительностью второго из пары выходных импульсов 1^2= t_M - t₃₂ , длительностью паузы между первым и вторым выходными импульсами t_H = tg₂за время действия входного сигнала, причем t_M = t„+ t_ebWz.After a time t set at the output of the delay line 1, the leading edge of the delayed input pulse appears (Fig. 2c), along which the leading edge of the second of the pair of output pulses is formed, since the output,. inverter 2 appears a low level of output voltage (Fig. 2d). The trailing edge of the second of the pair of output pulses is formed along the trailing edge of the input signal. As a result, two pulses were generated on the input bus 5 of the shaper with a duration of the first of a pair of output pulses equal to t _BMX , a duration of the second of a pair of output pulses 1 ^ 2 = t _M - t ₃₂ , a pause duration between the first and second output pulses t _H = tg ₂ during the duration of the input signal, and t _M = t „+ t _ebWz .

Изменяя значение ц., и t₉₂., можноBy changing the value of c., And t _92. , You can

Формировать на входной шине 5 формирователя импульсы с различными параметрами в течение действия входного импульса.Form pulses on the input bus 5 of the shaper with various parameters during the action of the input pulse.

При поступлении последующих импульсов на вход формирователя описанный цикл повторяется.Upon receipt of subsequent pulses at the input of the shaper, the described cycle is repeated.

Введение инвертора и элементаInverter and Element Introduction

И-НЕ позволяет упростить формирователь.. Он может быть использован как удвоитель частоты входных импульсов, как формирователь пары синхроимпульсов для систем ввода и обработки цифровой информации за время действия входного импульса и других устройств .вычислительной техники. Структура формирователя обладает однородностью и регулярностью, обеспечивает высокую степень унификации и легко может быть реализована на элементах ТТЛ-логики. Упрощенная схема позволяет получить экономический эффект, так как для построения предлагаемого формирователя требуется значительно меньше логических элементов чем в известном, где в общем случае для построения использованного в нем RS-триггера со счетным входом необходимо не менее шести логических элементов (И-НЕ или ИЛИ-НЕ) ТТЛ-логики.AND-NOT allows to simplify the shaper .. It can be used as a frequency doubler of input pulses, as a shaper of a pair of clock pulses for input and processing digital information systems during the duration of the input pulse and other computing devices. The shaper structure has homogeneity and regularity, provides a high degree of unification and can easily be implemented on the elements of TTL logic. A simplified scheme allows you to get an economic effect, since to construct the proposed shaper much less logic elements are required than in the known one, where in the general case, to construct the RS-trigger used in it with a counting input, at least six logical elements are needed (AND-NOT or OR- NOT) TTL logic.

Claims

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл формировани синхронизирующих импульсов. Известен формирователь импульсов, построенный на потенциальных элементах и содержащий элемент ИЛИ, два элемента совпадени , два инвертора , элемент задержки, соответствую щие св зи и формирующий серию импуль сов по переднему и заднему фронтам входных импульсов l. Однако данный формирователь импульсов характеризуетс невозможностью формировани пары выходных импульсов в течение действи входного импульса. Наиболее близким техническим решением к предлагаемому вл етс формирователь импульсов, который выполнен на потенциальных и дискрет ных элементах и содержит элемент И, RS-триггер и две интегрирующие RC-ц пи (используемые в качестве элемент задержки), в котором вход формирова тел соединен с одним из входов эле мента И и входом первой интегрирующей КС-цепи, выход которой соединен с счетным входом RS-триггера, пр мо выход которого соединен с вторым входом элемента И, а инверсный выход через вторую интегрирующую RC-цепь соединен с входом установки RS-триггера в единицу 2. Недостатком этого формировател импульсов вл етс его сложность. Цель изобретени - упрощение формировател . Поставленна цель достигаетс тем, что в формирователь импульсов, содержащий элемент совпадени и линию задержки, причем вход формировател соединен с первым входом элемен та совпадени и входом линии задержки , а выход элемента совпадени - с выходом формировател , введены инвертор и элемент И-НЕ, соединенные последовательно и включенные между вторым входом элемента совпадени и выходом линии задержки, отвод от которой соединен со вторым входом элемента И-НЕ, На фиг. 1 представлена блок-схема предлагаемого устройства на фиг. 2 - эпюры напр жений, по сн ющие его работу. формирователь импульсов содержит линию 1 задержки, инвертор 2, элемент И-НЕ 3, элемент 4 совпадени , входную шину 5, выходную шину 6, отвод 7 линии 1 задержки. Формирователь импульсов работает следующим образом. В исходном состо нии при отсутст вии сигналов на входной шине 5 формировател импульсов на выходной шине 6 формировател импульсов отсутствуют выходные сигналы. Входной ;сигнал (фиг. 2а) длительностью t| поступает на первый из входов элемента 4 совпадени и вход линии 1 . задержки. На выходной шине-6 (фиг. формировател импульсов формируетс , передний фронт первого из пары выходных импульсов по переднему фрон ту входного сигнала благодар нали чию высокого уровн напр жени на выходе элемента И-НЕ 3 (фиг. 2д). Через врем задержки tj , установле ное на отводе 7 линии 1 задержки, по вл етс передний фронт задержанного , входного сигнала (фиг., 2б) , по которому производитс формирова ние заднего фронта первого из пары выходных импульсов, так как на выходе элемента И-НЕ 3 по вл етс низ кий уровень напр жени (фиг. 2д), который сохраЕ1 етс в течение проме - t и обеспечижутка времени t вает формирование паузы (t) между двум выходными импульсами. Через, врем t j- , установленное на выходе линии 1 задержки, по вл етс передний фронт задержанного входного импульса (фиг. 2в), по которому происходит формирование переднего фронта второго из пары выхо ных импульсов, так как на выходе инвертора 2 по вл етс низкий уровень выходного напр жени (фиг. 2г Задний фронт второго из пары выходных импульсов формируетс по згщнему фронту входного сигнала. В результате на входной шине 5 формировател сформировались два импульса с длительностью:первого из пары выходных импульсов равной tg, t , длительностью второго из пары выход ных импульсов t - t,, длительностью паузы между первым и вто рым выходными импульсами 1„ за врем действи входного сигHaJia , причем t t{и,D(+ 4+ .Измен значение tэ и можно формировать на входной шине 5 формировател импульсы с различными параметрами в течение действи входного импульса. При поступлении последующих импульсов на вход формировател описанный цикл повтор етс . Введение инвертора и элемента И-НЕ позвол ет упростить формирователь .. Он может быть использован как удвоитель частоты входных импульсов, как формирователь пары синхроимпульсов дл систем ввода и обработки цифровой информации за врем действи входного импульса и других устройств .вычислительной техники. Структура формировател обладает однородностью и регул рностью, обеспечивает высокую степень унификации и легко может быть реализована на элементах ТТЛ-логики. Упрошенна схема позвол ет получить экономический эффект, так как дл построени предлагаемого формировател требуетс значительно меньше логических элементов чем в «звестном, где в общем случае дл построени использованного в нем RS-триггера со счетным входом необходимо не менее шести логических элементов (И-НЕ или ИЛИ-НЕ) ТТЛ-логики. Формула изобретени Формирователь импульсов, содержащий элемент совпадени и. линию задержки , причем вход формировател соединен с первым входом элемента совпадени и входом линии задержки, а выход элемента совпадени - с выходом формировател , отличающийс тем, что, с целью упрощени формировател , в него введены инвертор и элемент И-НЕ, соединенные последовательно и включенные между вторым входом элемента совпадени и выходом линии задержки, отвод от которой соединен со вторым входом элемента И-НЕ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 557482, кл. И 03 К 5/04, 19.75. The invention relates to automation and computing and can be used to generate clock pulses. A pulse shaper is known that is built on potential elements and contains an OR element, two coincidence elements, two inverters, a delay element corresponding to the connection and forming a series of pulses along the leading and trailing edges of the input pulses l. However, this pulse shaper is characterized by the impossibility of forming a pair of output pulses during the action of the input pulse. The closest technical solution to the proposed one is a pulse shaper, which is made on potential and discrete elements and contains an AND element, an RS trigger and two integrating RC-C pi (used as a delay element) in which the input of the forming body is connected to one from the inputs of the element I and the input of the first integrating KS circuit, the output of which is connected to the counting input of the RS flip-flop, the direct output of which is connected to the second input of the element I, and the inverse output through the second integrating RC circuit is connected to the input of RS-flip-flop in unit 2. The disadvantage of this pulse shaper is its complexity. The purpose of the invention is to simplify the former. The goal is achieved by the fact that the inverter and the input of the delay line are connected to the first input of the matching element and the input of the delay line, and the output of the matching element to the output of the driver, are connected to the pulse generator containing the coincidence element and the delay line. in series and connected between the second input of the coincidence element and the output of the delay line, the tap from which is connected to the second input of the NAND element, FIG. 1 is a block diagram of the device according to FIG. 2 - stress diagrams for his work. The pulse driver contains a delay line 1, an inverter 2, an AND-NE element 3, a matching element 4, an input bus 5, an output bus 6, a tap 7 of the delay line 1. The pulse shaper operates as follows. In the initial state, when there are no signals on the input bus 5 of the pulse former on the output bus 6 of the pulse former, there are no output signals. Input; signal (Fig. 2a) of duration t | arrives at the first of the inputs of the match element 4 and the input of line 1. delays. On the output bus 6 (Fig. 6), the leading edge of the first of a pair of output pulses is formed on the leading edge of the input signal due to the presence of a high voltage level at the output of the AND-NE element 3 (Fig. 2e). Through the delay time tj, A delayed edge of the input signal (Fig. 2b) appears at the output line 7 of the delay line 1, which forms the trailing edge of the first of a pair of output pulses, since the output of the AND-HE element 3 appears low voltage level (fig. 2d), which is It is during the interval t and the provision of a time t for the formation of a pause (t) between two output pulses. After, time t j-, set at the output of the delay line 1, the leading edge of the delayed input pulse appears (Fig. 2c), which forms the leading edge of the second of a pair of output pulses, since the output voltage of the inverter 2 appears to be low (Fig. 2g. The trailing edge of the second of the pair of output pulses is formed on the zg front of the input signal. As a result, two impulses with the duration of the first of a pair of output pulses equal to tg, t, the duration of the second of a pair of output pulses t - t, and the pause duration between the first and second output pulses of 1 sigHaJia, with tt {and, D (+ 4+. Changed the value of te and you can form pulses with different parameters on the input bus 5 of the former during the input pulse. When subsequent impulses enter the former, the described cycle repeats The introduction of an inverter and an NAND element simplifies the driver. It can be used as an input frequency pulse doubler, as a pair of clock pullers for digital information input and processing systems for the duration of the input pulse and other computing devices. has uniformity and regularity, provides a high degree of unification and can easily be implemented on the elements of TTL logic. The simplified scheme makes it possible to obtain an economic effect, since the construction of the proposed former requires much less logical elements than in the well-known one, where in the general case at least six logical elements (AND NONE or OR-NOT) TTL logic. The invention The pulse shaper containing the coincidence element and. a delay line, the input of the driver connected to the first input of the match element and the input of the delay line, and the output of the match element with the output of the driver, characterized in that, in order to simplify the driver, an inverter and an NAND element connected in series and connected are introduced into it between the second input of the matching element and the output of the delay line, the tap from which is connected to the second input of the NAND element. Sources of information taken into account in the examination 1. The author's certificate of the USSR 557482, cl. And 03 K 5/04, 19.75.

2.Авторское свидетельство СССР 621076, кл. .Н 03 К 5/01, 1977 (прототип).2. Authors certificate of the USSR 621076, cl. .N 03 K 5/01, 1977 (prototype).