Claims (2)
Изобретение относитс к радиоэлектронике , автоматике, вычислительной технике, цифровой и измерительной технике и может использоватьс дл обработки информации,поступающей в ви де последовательности импульсов. Известно устройство дл умножени частоты, содержащее блок калиброванных частот, блок переключени коэффициента умножени , блок реверсивных счетчиков, блок формировани выходной частоты, блок переключени режимов D Недостатком описанного устройства вл етс его сложность. Наиболее близко к предлагаемому устройство дл умножени частоты следовани импульсов, содержащее блок измерени периода следовани с помощью масштабирующих импульсов и блок генерации последовательности импульсов с умноженной частотой следовани импульсов, логические элементы и триг геры, при этом блок измерени периода следовани и генерации последовательНОСШ1 импульсов с умноженной частотой состоит из двух пар счетчиков импульсов с блоком поразр дного сравнени дл каждой пары, причем каждый разр д счетчика одной пары соединен с соответствующим входом блока поразр дного сравнени , а его выход - с входом схемы сброса того счетчика пары , вход которого через элемент совпадени соединен с генератором масштабируницих импульсов, а вход второго счетчика пары через элемент совпадени соединен с делителем частоты масштабирук цих импульсов, а также триггер, чередующий работу пар С2. Недостатком этого устройства вл етс его сложность. Целью насто щего изобретени вл етс упрощение устройства. С этой целью в устройство дл умножени частоты следовани импульсов, содержащее делитель частоты, вход которого соединен с выходом генератора опорной частоты и входом упретн3 л емого делител частоты, а выход с входом блока измерени перирда сле довани входных импульсов, введены дифференцирующа цепь, элемент задержки и буферный регистр, входы которого соединены с выходами блока из мерени периода следовани входных и шyльcoв, тактовый вход - с входной шиной, а выходы - с управл ющими вхо дами управл емого делител частоты, установочный вход которого соединен со входом элемента задержки и через дифференцирующую цепь - с входной ши ной, а установочный вход блока изме;рени периода следовани входных импульсов соединен с выходом элемента задержки. На чертеже представлена структурна электрическа схема устройства. Оно содержит генератор 1 опорной частоты, управл емый делитель 2 частоты , делитель 3 частоты, блок 4 измерени периода следовани входных и пульсо буферный регистр 5, диффере цирующую цепь 6, Э(лемент 7 задержки. Устройство работает следующим образом . При приходе первого импульса умно жаемой частоты блок 4 через дифферен цируквцую цепь 6 и элемент 7 обнул ет с и начинает считать импульсы, поступающие с делител 3 с частотой . При приходе второго импульса по его переднему фронту из блока 4 5 переписываетс число в регистр ог , определ ющее коэффициент х делени делител 2. После переписи нисла М в буферный регистр 5 блок 4 обнул етс и начинает считать длительность следук цего периода. Одновременно с этим делитель 2 делит опорную частоту W N- т.е. на выходе получаем умноженную входную частоту 6 Описанное устройство дл умножени частоты следовани импульсов выгодно отличаетс более простой функциональной схемой, т.к. введение буферного регистра, дифференцируницей цепи и элемента задержки позволило исключить второй блок измерени периода следовани входных импульсов, второй управл емый делитель, входной триггер и элементы И. Формула изобретени Устройство дл умножени частоты следовани импульсов, содержащее делитель частоты, вход которого соединен с выходом генератора опорной частоты и входом управл емого делител частоты, а выход - с входом блока измерени периода следовани входных импульсов, отличающеес тем, что, с целью упрощени , в него введены дифференцирующа цепь, элемент задержки и буферный регистр, входы которого соединены с выходами блока измерени периода следовани входных импульсов, тактовый вход с входной шиной, а выходы - с управл ющими входами управл емого делител частоты, установочный вход которого соединен со входом элемента задержки и через дифференцирующую Цепь - с входной шиной, а установоч , вход блока измерени периода (довани входных импульсов соединен с выходом элемента задержки. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 259150, кл. Н 03 К 5/156,, 22.08.68. The invention relates to electronics, automation, computing, digital and measurement technology and can be used to process information received as a sequence of pulses. A device for frequency multiplication is known comprising a block of calibrated frequencies, a multiplier switching unit, a reversible counter block, an output frequency shaping unit, a mode switching unit D The disadvantage of the described device is its complexity. Closest to the proposed device for multiplying the pulse frequency, comprising a pulse period measurement unit using scaling pulses and a pulse sequence generation unit with a multiplied pulse frequency, logic elements and triggers, and a pulse period measurement unit and a multiplied frequency generation consists of two pairs of pulse counters with a bitwise comparison unit for each pair, each counter of one pair of connections with the corresponding input of the one-bit comparison unit, and its output with the input of the reset circuit of that pair counter, the input of which is connected to the scaled pulse generator through the coincidence element, and the input of the second counter of the pair through the coincidence element is connected to the frequency divider of the scalable pulses as well as the trigger alternating work pairs C2. A disadvantage of this device is its complexity. The object of the present invention is to simplify the device. To this end, a differential circuit, a delay element, and a delay circuit are introduced into the device for multiplying the pulse frequency, which contains a frequency divider, whose input is connected to the output of the reference frequency generator and the input of the terminating frequency divider, and the output to the input of the perirding measurement unit of the input pulses. the buffer register, the inputs of which are connected to the outputs of the unit for measuring the follow-up period of the input and output ports, the clock input — to the input bus, and the outputs — to the control inputs of the controlled frequency divider, second input coupled to the input of the delay element and via the differentiating circuit - the input shi hydrochloric and installation measurable input unit; rhenium repetition period of the input pulses is coupled with the output of the delay element. The drawing shows a structural electrical circuit of the device. It contains a reference frequency generator 1, a controlled frequency divider 2, a frequency divider 3, an input follow-up period measurement unit 4, and a pulse buffer register 5, a differential circuit 6, O (delay element 7. The device operates as follows. When the first pulse arrives intelligently Frequency block 4 through differential circuit 6 and element 7 zeroes in and starts counting pulses from divider 3 at frequency.When the second pulse arrives, the number 4 into the register og defining the coefficient The divider divider 2 is x. After the census of M is transferred to the buffer register 5, unit 4 begins to zero and begins to calculate the duration of the next period.At the same time, divider 2 divides the reference frequency W N- i.e., the output is multiplied input frequency 6 Described device for multiplying the pulse frequency, it is advantageously distinguished by a simpler functional scheme, since the introduction of the buffer register, the differentiation of the circuit and the delay element allowed us to exclude the second unit of measurement of the follow-up period of the input pulses, the second equalizer divider, input trigger and elements I. Invention The device for multiplying the pulse frequency, containing a frequency divider, whose input is connected to the output of the reference frequency generator and the input of a controlled frequency divider, and the output - to the input of the measuring unit for the period of the following pulse, characterized in that, for the sake of simplicity, a differentiating circuit, a delay element and a buffer register are inputted into it, the inputs of which are connected to the outputs of the measuring unit of the period of the following pulses, the cycle the input input with the input bus, and the outputs with the control inputs of the controlled frequency divider, the installation input of which is connected to the input of the delay element and through the differentiating circuit to the input bus, and the installation input of the period measurement unit (input pulse delays. Sources of information taken into account during the examination 1. USSR author's certificate No. 259150, cl. H 03 K 5/156 ,, 08.22.68.
2.Авторское свидетельство СССР № 354517, кл. Н 03 В 19/00, 06.08.69 ( прототип).2. USSR author's certificate number 354517, cl. H 03 B 19/00, 8/6/69 (prototype).
КTO
ТT
нn