SU809387A1 - Устройство сдвига - Google Patents

Устройство сдвига Download PDF

Info

Publication number
SU809387A1
SU809387A1 SU792782706A SU2782706A SU809387A1 SU 809387 A1 SU809387 A1 SU 809387A1 SU 792782706 A SU792782706 A SU 792782706A SU 2782706 A SU2782706 A SU 2782706A SU 809387 A1 SU809387 A1 SU 809387A1
Authority
SU
USSR - Soviet Union
Prior art keywords
shift
register
bits
outputs
elements
Prior art date
Application number
SU792782706A
Other languages
English (en)
Inventor
Эдуард Игнатьевич Комухаев
Валерий Федорович Любарский
Original Assignee
Ордена Ленина Институт Кибернетикиан Украинской Ccp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетикиан Украинской Ccp filed Critical Ордена Ленина Институт Кибернетикиан Украинской Ccp
Priority to SU792782706A priority Critical patent/SU809387A1/ru
Application granted granted Critical
Publication of SU809387A1 publication Critical patent/SU809387A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) УСТРОЙСТВО СДВИГА
1
Изобретение относитс  к вычкслительной технике и может быть использовано при построении арифметических ц логических устройств вычислительных машин.
Известно устройство последовательного сдвига с использованием триггерных регистров, в котором получаютс  большие затраты на врем , необходимое на сдвиг всего числа l.
Недостатком устройства  вл етс  низкое быстродействие. Дл  устранени  этог недостатка примен етс  устройство, осуществл ющее сдвиг на любое число разр дов одновременно t2.
Недостатком указанного устройства  вл ютс  большие аппаратурные затраты так как блок сдвига имеет такое же количество разр дов, как входнЫ и выходной регистр.
Компромиссным вариантом относительно рассмотренных типов устройств  вл етс  устройство, реализующее операцию схшнга параллельно-последовательным способом, при котором увеличиваетс$г бы-
стродействие по сравнению с первым гиаом и сокращаютс  аппаратурные затраты по сравненшо со типом з.
Из известных устройств сдвига наиболее близким, по техническ Л сущности к предлагаемому  вл етс  устройство, позвол ющее реализовать сдвиг h - разр ш1ых чисел, использующее - -разр дный блок сдвига и содержащее первую и вторую схемы ИЛИ, выходы которых подклю0 чены к третьему и четвертому входам блсжа сдвига соответственно, первую и вторую схемы И, выходы которых подключены к входам первой схемы ИЛИ, третью и четвертую схемы И, выходы
s которых подключены к выходам второй схемы ИЛИ, а блок сдвига выполнен разр дным , причем вькоды младших разр дов старших половин входнсзго и вь ходного регистров соединены с первыми входами первой и второй схемы И, а выходы старших разр дов младших половин входного и выходного регистров соединены с первыми входами третьей н четвер3 гой схем И соогвегсгвенно, нулевой выход триггера направлени  сдвига соедине со вгорыми входами первой и второй схем И, а единичный вькол- со вторыми входами третьей и четвертой схем И, третьи входы всех четьцэех схем И соединены с единичным выходом триггера длины сдвига, а четвертые входы всех четырех схем И соединены с выходными шинами 12-15 местного устройства управлени  . Недостатками устройства  вл ютс  медленный, асинхронный режим работы, при котором быстродействие зависит от параметра сдвига. Так, из описани  устройства видно, что дл  сдвига влево, например на 8 разр дов, потребуетс  две последовательные межрегистровые пересылки, т.е. 2 такта. Дл  сдвига на 12 разр дов необходимо четыре такта (сдвиг на 8 и 4 разр да). Сдвиг на 11 или 14 разр дов уже потребует шесть тактов (сдвиг на 1,2,8 или 2,4,8 разр дов соответственно). А дл  выполнени сдвига на 23 разр да необходимо восем тактов (сдвиги на 1,2,4 и 16 разр дов) и т.д. Устройство имеет также большие аппаратурные затраты дл  выполнени  операции сдвига. Пусть п 64, тогда и описани  устройства видно, что дл  его реализации необходимо 64-е четырехходовых элемента И и 32 двухвходовых элемента ИЛИ, т.е. при реализации элементами 155 серии потребуетс  32 кор пуса 1ЛР554. Кроме этого, необходим -разр дный блок сдвига с шестью входами приема информации, Цель изобретени  - повышение быстродействи  устройства и его упрощение. Поставленна  цель достигаетс  тем, что в устройство сдвига, содержащее последовательно соединенные входной регистр , элементы И-ИЛИ, сдвигатель и выходной регистр, регистр параметра сдвига, один из выходов которого подключен к управл ющему входу сДвигател , и шину управлени , введен блок разрешени  выборки инфс мации, выходы ко торого соединены с другими входами эл мента И-ИЛИ, первые входы блсжа разрешени  выборки инфс мации подключены к другим выходам регистра параметра сдвига, второй вход блока, разрешени  в борки информации соединен с шиной управлени . Блок разрешени  выборки информаци выполнен на последовательно соединенны дешифраторе и регистре сдвига, выходы которого соединены с входами блока 7 разрешени  выборки информации, входы дешифратора соединены с первыми входами блока разрешени  выборки информации, второй вход которого подключен к управл юшему входу регистра схшига. На фиг. 1 изображена функциональна  схема предлагаемого устройства; на фиг, 2занесение информации в разр ды выходного регистра и ее распределение в разр дах по тактам. Предлагамое устройство (фиг. 1) содержит входной регистр 1, элементы 2 И-ИЛИ, сдвигатель 3, выходной регистр 4, регистр 5 параметра сдвига, блок 6 разрешени  выборки информации, выход 7 регистра 4 и шину 8 управлени . Рассмотрим реализацию и работу предлагаемого устройства при ni -тактном сдвиге ц -разр дного числа. Регистры 1 и 4 построены на BV триггерах . Элементы 2 разделены на групп по (). -двухвходовых элементов И, подключенных к элементу ИЛИ в каждой группе. Выходы входного регистра 1 соединены с элементами И в соответствующих группах. О- групп элементов 2 И-ИЛИ имеют соответственно выходов, которые подключены к разр дному комбинационному сдвигателю 3. Пусть h 32, а m 4, тогда элементы 2 И-ИЛИ будут состо ть из 8-ми групп по 7 двухвходовых элементов И в каждой группе и, следовательно, сдвигатель 3 будет 8-ми разр дным. Блок 6 разрешени  выборки информации может быть реализован на основе двухвходового дешифратора, соединенного с 7-ми разр дным сдвиговым регистром, выходы которого подключены к управл$пощим входам элементов И в каждой - группах элементов И-ИЛИ 2. На первом такте блок 6 разрешени  выборки информации вырабатывает дл  каждой группы из () (т.е. здесь из 7) элементов И общий адрес, заданный параметром сдвига, и подключает -i элементы И каждой группы элементов 2 И-ИЛИ дл  передачи на сдвигатель 3 соответствующих |: разр дов регистра 1, На втором такте блок 6 разрешени  выборки информацииподключает ( i +1)-ые элементы И каждой группы дл  передачи следующих разр дов входного регистра 1. На п такте (здесь на 4-м) происходит подключение (i + т)-го элемента И элементов 2 и передача кода последних pf расзр дов входного регистра 1. Таким обраоок, за vn -тактов {здесь за 4) происходит передача со сдвигом н О - УГ разр дов всего содержимого входного регистра 1 по разр дов через элементы 2 И-ИЛИ на сдвигагель 3. Сдвигатель 3 также за т тактов осущес вл ет сдвиг заданного кода по разр дов на О- -0 разр дов. Со сдвигател  3 информации па nepeoNf также записываетс в О, tn , 2m,..., rn(-1) разр ды вькодного регистра 4, На втором такте происходит запись в 1, M + l,..., т(-1)+1 раз р ды выходного регистра 4 и т.д. до пол ного заполнени  выходного регистра 4 сдвинутым кодом. Итак, соответствующие - разр дов входного регистра 1 за каждый такт сдвигаютс  на О, либо на 1, либо на 2, либо на 3 разр да на первом уровне за счет выбора очередным адресом соответствующего элемента И блоком 6 выборки . На втором уровне сдвигатель 3 обеспечивает сдвиг на 0-7 разр дов. Максимальный сдвиг соответствует произведению максималы1Ь х сдвигов обоих указанных уровней. Таким образом, за m тактов (за 4 такта в данном приме ре ) происходит сдвиг всего числа на заданный сдвиг от О до п разр дов согласно значению регистра 5 параметра сдвига. Устройство функционирует следующим образом. В первом такте слово, подлежащее сдвигу, хранитс  во входном регистре 1. Пусть это слово необходимо сдвинуть на 11 разр дов влево, что соответствует ко ду 01011, наход щемус  в регистре 5. Производитс  запись со второго выхода регистра 5 параметра сдвига (двух младших разр дов) в блок 6. Следовательно, на третьем выходе получают сигнал разрешени , поступающий на третий элемент И каждой группы элементов 2 И-ИЛИ. На выходах элементов 2 И-ИЛИ кодь разр дов 3,7,11,15,10,23,27,31 входного чи сла, Сдвигатель 3 разрешает сдвиг входного числа на два разр да, таким образом на его выходе по вл ютс  коды рассмотренных разр дов в следующем пор дке 11,15,19,23,27,31,3,7. Устройство управлени  разрешпот запись в выходной регистр 4 в каждый четвертый разр д, начина  с нулевого. Следовательно, сдвинутые восемь разр дов записьшают в Bfeiходной регистр 1 в разр ды 0,4,8,12,16 20,24,28. Рас:пр дрло1П1о заг1иси в выходном регистре 4 по четырем тактам приведено на фиг. 2. Во втором такте блок 6 вырабатьюаег сигнал разрешени  на четвертом выходе, поступающий на четвертый элемент И каждой группы элементов И-ИЛИ 2. На выходах элементов 2 И-ИЛИ по вл ютс  коды разр дов : 4,8,12,16,20,24,28,О входного числа. После сдвига на два раэр да на сдвигател  3 код следующих разр дов: 12,16,20,24,28,0,4, 8. Затем производитс  запись кода этих разр дов в выходной регистр 4 в соответствующие разр ды (фиг.2). В третьем такте блок 6 вьрабатьшает разрешающий сигнал на п той шнне, который поступает на п тый элемент И каждой группы элементов 2 И-ИЛИ, На выходе элементов 2 И-ИЛИ коды следу- ющих разр дов: 5, 9, 13, 17, 21, 25, 29, 1. Затем осуществл етс  сдвиг кода указанных разр дов на два разр да и запись полученного результата в соответствующие разр ды выходного регистра 4 {фиг.2). В четвертом такте блок 6 вырабатывает разрешающий сигнал на шестой шине , который поступает на шестой элемент И каждой группы элементов 2 И-ИЛИ. На выходе элементов 2 И-ИЛИ будут коды следующих разр дов: 6,10,14,18,22, 26,ЗО,2. Затем производитс  сдвиг этого значени  на два разр да и запись в соответствующие разр ды выходного регистра 4 (фиг.2). Таким образом, в выходном регистре. 4 за четыре такта получаем сдвинутое Hall разр дов влево число. Аналогичным образом производитс  сдвиг на любое число разр дов. При необходимости осуществить сдвиг вправо выполн етс  сдвиг влево на величину, соответствующую значению дополнительного кода пааметра сдвига. Введение блока разрешени  выборки информации вьгодно отличает предлагаеое устройство от известных ранее, так ак увеличиваетс  быстродействие и уменьаютс  аппаратурные затраты. Увеличе ие быстродействи  обеспечиваетс  выолнением произвольного сдвига (т.е. при юбом значении параметра сдвига) ,за осто нное число fri тактов (минимум 2), в рассмотренном примере выше W 4, в то врем  как дл  прототипа с синхронным режимом может потребоатьс  значительно большее число тактов число тактов зависит от параметра сдви .га и составл ет дл  рассмотренного примера 6 тактов).
Предлагаемое устройство относительно ранее известных обладает меньшими аппаратурными затратами. Действительно , аппаратурные затраты регистров 1, 4 одинаковы с прототипом. Реализаци  элементов И 6-9 и ИЛИ 3,4 прототипа требует таквх же -аппаратурных затрат, что н реализаци  элементов И-ИЛИ 2 в предлагаемом устройстве, т.е. 16 корпусов 1ЛА558 серии 155. Дл  реализаций сдвкгател  3 предлагаемого устройства по1ребуетс  значительно меньше аппара-. гурных затрат, чем дл  реализации сдвигател  в прототипе, В прототипе дл  реал йзацни сдвигател  потребуетс  16 корпусов 16-ти- канальных мультиплексоров , кроме этого, необходимо реализоват шесть направлений приема информации. В предлагаемом устройстве, обеспечивающем сдвиг слова той же длины п разр дов , используетс  сдвигатель всего разр дный , требующий дл  своей реализации 8 корпусов 8-ми канальных мультиплексоров , т.е. экономи  составл ет 8 корпусов. Аппаратурные затраты блока 6 выбора незначительны: двухвходовьй дешифратор и семиразр дный сдвиговый регистр.

Claims (4)

  1. Формула изобретени 
    1 Устройство сдвига, содержащее последовательно соединенные входной регистр, элементы И-ИЛИ, сдвигатель и выходке регистр, регистр параметра сдвига.
    один из выходов которого подключен к управл ющему входу сдвУ1гател , и шину управлени , отличающеес   тем, что, с целью повышени , быстродействи 
    устройства и его упрощени , в него введен блок разрешени  выборки информации, выходы KOToporot соединены с другими входами элементов И-ИЛИ, первые входы блока разрешени  выборки информации
    подключены к другим выходам регистра параметра сдвига, второй вход блока разрешени  выборки информации соединен с шиной управлени ,
  2. 2. Устройство сдвига по п. 1, о т личающеес  тем, что блок разрешени  выбсрки информации выполнен на последовательно соединенных дешифраторе к регистре сдвига, выходы
    соединены с выходами блока разрешени  выборки информации, входы деши4ратора i соединены с первыми входами блока разрешени  выборки информации, второй вход подключен к управл ющему входу регистра сдвига.
    Источники информации, прин тые во внимание при экспертизе
    1.Авторское свидетельство СССР
    № 206155, кл. G 11 С 19/00, 1967.
    2.Патент США N 3374463, кл. 340-172,5, опублик. 1968.
  3. 3.Патент Франции № 2156ОО7, кл. q 11 С 19/ОО, опублик. 1973,
  4. 4. Авторское свидетельство СССР № 458824, кл. G Об F 7/24, 1975 (прототип).
SU792782706A 1979-05-14 1979-05-14 Устройство сдвига SU809387A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792782706A SU809387A1 (ru) 1979-05-14 1979-05-14 Устройство сдвига

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792782706A SU809387A1 (ru) 1979-05-14 1979-05-14 Устройство сдвига

Publications (1)

Publication Number Publication Date
SU809387A1 true SU809387A1 (ru) 1981-02-28

Family

ID=20834861

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792782706A SU809387A1 (ru) 1979-05-14 1979-05-14 Устройство сдвига

Country Status (1)

Country Link
SU (1) SU809387A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2674934C1 (ru) * 2018-01-30 2018-12-13 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Устройство сдвига групп данных

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2674934C1 (ru) * 2018-01-30 2018-12-13 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Устройство сдвига групп данных

Similar Documents

Publication Publication Date Title
EP0097834B1 (en) Circuits for accessing a variable width data bus with a variable width data field
SU809387A1 (ru) Устройство сдвига
US3748449A (en) Device for determining the median number in a series of numbers
US5544085A (en) Fast adder chain
SU427388A1 (ru) Устройство сдвига
US4320396A (en) Numerical value input display
SU769520A1 (ru) Устройство дл управлени вводом- выводом информации
SU881750A1 (ru) Микропрограммное устройство управлени
SU894714A1 (ru) Микропроцессорный модуль
SU847371A1 (ru) Долговременное запоминающее устройство
SU686027A1 (ru) Устройство дл определени экстремальных чисел
SU1156072A1 (ru) Устройство управлени микропроцессором
SU1647557A1 (ru) Арифметическое устройство
SU1488833A1 (ru) Блок формирования адресов для преобразования уолша (54)
SU582513A1 (ru) Запоминающее устройство
SU658556A1 (ru) Преобразователь кода гре в двоичный код
SU377792A1 (ru) Устройство обработки информации для многоканальных анализаторов
SU1411740A1 (ru) Устройство дл вычислени экспоненциальной функции
SU960955A1 (ru) Реверсивный регистр сдвига
SU805415A1 (ru) Регистр сдвига
SU771726A1 (ru) Запоминающее устройство
SU1649533A1 (ru) Устройство дл сортировки чисел
SU690477A1 (ru) Цифровое устройство ограничени числа по модулю
SU483669A1 (ru) Устройство дл отбора информации
SU947855A1 (ru) Устройство дл вычислени функции @