SU803114A1

SU803114A1 - Устройство синхронизации

Info

Publication number: SU803114A1
Application number: SU782693185A
Authority: SU
Inventors: Сергей Гаврилович Воробьев; Василий Куприянович Стеклов; Александр Иванович Хорунжий
Original assignee: Одесский Электротехнический Институтсвязи Им.A.C.Попова
Priority date: 1978-12-07
Filing date: 1978-12-07
Publication date: 1981-02-07

Description

(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ

1

Изобретение относитс к области св зи и может использоватьс в устройствах автоматической подстройки фаз с дискретным представлением информации.

Известно устройство синхронизации, содержащее генератор и последовательно соединенные фазовый дискриминатор, блок управлени и управл емый делитель частоты 1.

Однако такое устройство синхронизации характеризуетс ограниченной точностью фазировани .

Цель изобретени - повышение точности синхронизации.

Дл этого в предлагаемое устройство введены дополнительный делитель частоты, первый сумматор и последовательно соединенные блок измерени ошибок, корректор и второй сумматор причем выход генератора подключен к первому входу блока измерени ошибок и ко второму входу корректора и через последовательно соединенные дополнительный делитель частоты и управл емый делитель частоты подключен к другому входу второго сумматора, выход которого подключен к входу фазового дискриминатора, другой вход которого соединен с выходом

первого сумматора, первый вход которого соединен со вторым входом блока измерени ошибок, а второй вход - с другим выходом блока измерени ошибок, третий вход которого соединен с входом блока управлени , другой выход которого подключен к третьему входу корректора.

На фиг. 1 изображена структурна электрическа схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие работу устройства синхронизации.

Устройство синхронизации содержит фазовый дискриминатор 1, блок управлени 2, управл емый делитель частоты 3, генератор 4, блок измерени ошибок 5, первый сумматор 6, корректор 7, дополнительный делитель частоты 8 и второй сумматор 9.

Устройство синхронизации работает следующим образом.

При больших рассогласовани х, когда входной импульс (фиг. 2, б) совпадает с участком О - 11, либо tj- 13 характеристики фазового дискриминатора 1 (фиг. 2 а) сигнал, соответствующий единице, с выхода последнего блокирует работу блока измерени ощибок 5 и корректора 7. В зависимости от знака рассогласовани сигнал с выхода

блока управлени 2 измен ет соответствующим образом коэффициент делени управл емого делител 3. Следовательно, на выход будут поступать тактовые импульсы от генератора 4 через делители частоты 8, 3 и второй сумматор 9. Частота их следовани отлична от номинальной на величину д , где п - коэффициент делени дополнительного делител 8, а Тг - период следовани импульсов генератора 4.

При достижении синфазности входные импульсы (фиг. 2, б) будут совпадать с зоной нечувствительности фазового дискриминатора 1 (участок tj - ta фиг. 2, а). Ноль с выхода фазового дискриминатора 1 запускает блок измерени ошибок 5 по третьему входу и корректору 7 через блок управлени 2.

В блоке измерени ошибок 5 определ етс временное положение входного импульса (фиг. 5, б) в зоне нечувствительности t, - tfi (фиг. 5, а) фазового дискриминатора 1 следующим образом.

Поступающий на второй вход блока 5 входной импульс (фиг. 5,6) разрешает прохождение по первому входу высокочастотных импульсов от генератора 4. Эти импульсы продвигают единицу по регистру сдвига, вход щему в состав блока измерени ошибок 5, и одновременно поступают на первый вход фазового дискриминатора 1 через первый сумматор 6 (фиг. 2, в). Как только очередной импульс с выхода блока измерени ощибок 5 совпадает с участком ta- 13 (фиг. 2, в) фазового дискриминатора на выходе последнего по витс единичный импульс (фиг. 2, г, точка t), который остановит блок измерени ошибок 5. При этом в нем будет находитьс информаци о временном положении импульса (фиг. 2, б) в зоне нечувствительности фазового дискриминатора (рассто ние , фиг. 2).

Корректор 7 выполн ет функцию сдвига тактового импульса в необходимом направлении на величину, завис щую от информации , поступающей с блока 5. В рассматриваемом режиме блок управлени 2 разреШИТ прохождение на вход тактового импульса с генератора 4 через корректор 7 и второй сумматор 9. Этот импульс будет по времени отставать на величину Дг (фиг. 2, д) от ближайшего по фазе опережающего импульса , который поступил бы с выхода управл емого делител 3 в случае отсутстви коррекции .

На фиг. 2 буквами 8и6к обозначена величина ощибки исходного устройства (6) и устройства с коррекцией ( g. Отношение /SK равно коэффициенту делени дополнительного делител 8.

Claims

Формула изобретени

Устройство синхронизации, содержащее генератор и последовательно соединенные фазовый дискриминатор, блок управлени и управл емый делитель частоты, отличающеес тем, что, с целью повыщени точности синхронизации, введены дополнительный делитель частоты, первый сумматор и последовательно соединенные блок измерени ошибок, корректор и второй сумматор, причем выход генератора подключен к первому входу блока измерени ошибок и ко второму входу корректора и через последовательно соединенные дополнительный делитель частоты и управл емый делитель частоты подключен к другому входу второго сумматора , выход которого подключен к входу фазового дискриминатора, другой вход которого соединен с выходом первого сумматора , первый вход которого соединен со вторым входом блока измерени ошибок, а второй вход - с другим выходом блока измерени ошибок, третий вход которого соединен с входом блока управлени , другой выход которого подключен к третьему входу корректора.

Источники информации, прин тые во внимание при экспертизе 1. Емель нова Г. А. и др. Передача дискретной информации и телеграфи . М., «Св зь, 1973, с. 122-134 (прототип).