SU801285A1 - Device for monitoring time delay - Google Patents

Description

1one

Изобретение относитс  к радиотехнике и может использоватьс  в системах передачи информации при помощи псевдослучайных сигналов (ПСС).The invention relates to radio engineering and can be used in information transmission systems using pseudo-random signals (PSS).

Известно устройство слежени  за задержкой, содержащее последовательно соединенные дискриминатор г фильтр низких частот, управл емый тактовый генератор, генератор кода и блок сумматоров, выход которого подключен к входу дискриминатора, причем выход управл емого тактового генератора через триггер подключен к второму входу блока сумматоров, а разр дные выходы генератора кода подключены к входам дешифратора l.A delay tracking device is known, which contains a discriminator, a low-pass filter, a controlled clock generator, a code generator and a block of adders, the output of which is connected to the discriminator input, sequentially connected, the output of the controlled clock generator being connected via a trigger to the second input of the adder unit, and The single outputs of the code generator are connected to the inputs of the decoder l.

Однако такое устройство имеет небольшую полосу захвата.However, such a device has a small capture band.

Цель изобретени  - расширение полосы захвата и удержани  сигнала.The purpose of the invention is to expand the signal acquisition and retention band.

Указанна  цель достигаетс  тем, что в устройстве слежени  за задержкой , содержащем, последовательно сое-, диненные дискриминатор, фильтр низких частот, управл емый тактовый генератор , генератор кода и блок сумматоров , выход которого подключен к входу дискриминатора, причем выход управл емого тактового генератораThis goal is achieved by the fact that a delay tracking device contains, sequentially connected, a discriminator, a low-pass filter, a controlled clock generator, a code generator and a block of adders, the output of which is connected to the discriminator input, and the output of the controlled clock generator

Claims (4)

через триггер подключен к второму входу блока сумматоров, а разр дные выходы генератора кода подключены к входам дешифратора, выход дешифратора подключен к другому входу триггера , а выход генератора подключен к другому входу дискриминатора. При этом выход управл емого тактового генератора подключен к третьему входу блока сумматоров, а дискриминатор выполнен в виде объединенных по входу первого и второго перемножителей, причем выход первого перемножител  чрез частотный детектор подключен к входу сумматора, другой вход которого соединен с выходом второго перемножител , при этом входы перемножителей и выход сумматора  вл ютс  , соответственно, входс1ми и выходом дискриминатора. Кроме того, дискриминатор выполнен в виде объединенных п входу трех перемножит лей, причем выход одного из перемножителей через частотный детектор подключен к входу сумматора, вторые входы которого соединены с выходами второго и третьго перемножителей, причем входы перемножителей и выход сумматора  вл ютс , соответственно, входами и выходом дискриминатора. На фиг. 1 и 2 дана структурна  электрическа  схема предлагаемого у ройства. Устройство содержит (фиг. 1 и 2) дискриминатор 1, фильтр 2 низких час тот , управл емый тактовый генератор 3, триггер 4, блок 5 сумматоров, де шифратор 6 и генератор 7 кода. Диск Ьиминатор 1 (фиг. 1) состоит из пер множителей 8 и 9, частотного детектора 10 и сумматора 11, кроме того, дискриминатор 1 (фиг. 2)состоит из .перемножителей 12-14 , частотного детектора 15 и сумматора 16. Устройство работает следующим образом. Выходной сигнал, представл ющий собой смесь кода с полутактовой час тотой код синхронизации, поступает со входа устройства на сигнальные входы перемножителей 8 и 9 (12-14)7 при этом на входы блока 5 и перемножител  В (13) сигнал поступает с выхода генератора 7. В результате этого на выходе перемножителй 8 (13) выдел етс  сигнал полутактовой частоты - fт °. тупающий на вход частотного детекто ра 10 (15), выход которого подключен к входу сумматора 11 (16), на другой вход которого поступает сигнал тактовой частоты f-p , сформирова ный в перемножителе 9 (12 и 14) пу тем умножени  входного сигнала код f и опорного код +-|-f -(- f,. / сформированного в блоке 5, аа выходы которого поступают сигнал тактовой частоты fy с выхода управл емого тактового генератора 3 и сигнал с выхода блока 5 кoд+-Jf . На вхо ды блока 5 поступают сигнал код. с выхода генератора 7 и сигнал f с выхода триггера 4, на счетный йхо которого поступают импульсы с часто той с выхода управл емого тактового генератора 3, а на установочный вход поступают импульсы , один за период ПСС с выхода дешифратора дл  синхронизации фаз частоты -|- f и кодовой последовательности. Формула изобретени  1. Устройство слежени  за задерж кой, содержащее последовательно сое диненные дискриминатор, фильтр низких частот, управл емый тактовый генератор, генератор кода и блок сумматоров, выход которого подключен к входу дискриминатора, причем выход управл емого тактового генератора через триггер подключен к второму входу блока сумматоров, а разр дные выходы генератора кода подключены к входам дешифратора, о т л ичающеес  тем, что, с целью расширени  полосы захвата и удержани  сигнала, выход дешифратора подключен к другому входу-триггера, а выход генератора подключен к другому входу дискриминатора. ,the trigger is connected to the second input of the adder unit, and the bit outputs of the code generator are connected to the decoder inputs, the decoder output is connected to another trigger input, and the generator output is connected to another discriminator input. The output of the controlled clock generator is connected to the third input of the adder unit, and the discriminator is made as combined at the input of the first and second multipliers, and the output of the first multiplier is connected via frequency detector to the input of the adder, another input is connected to the output of the second multiplier, while the multiplier inputs and the output of the adder are, respectively, the input and the output of the discriminator. In addition, the discriminator is made in the form of three multipliers, connected to the input, and the output of one of the multipliers is connected via a frequency detector to the input of the adder, the second inputs of which are connected to the outputs of the second and third multipliers, and the inputs of the multipliers and the output of the adder are, respectively, inputs and the output of the discriminator. FIG. 1 and 2 are given the structural electrical circuit of the proposed device. The device contains (Fig. 1 and 2) a discriminator 1, a low frequency filter 2, a controlled clock generator 3, a trigger 4, a block 5 of adders, a de encoder 6 and a generator 7 of the code. The disk simulator 1 (Fig. 1) consists of the multipliers 8 and 9, the frequency detector 10 and the adder 11, in addition, the discriminator 1 (Fig. 2) consists of the multipliers 12-14, the frequency detector 15 and the adder 16. The device works in the following way. The output signal, which is a mixture of a code with a half-clock frequency, the synchronization code, is fed from the device input to the signal inputs of multipliers 8 and 9 (12-14) 7, and the signal from the output of generator 7 to the inputs of block 5 and multiplier B (13) As a result, at the output of multiplier 8 (13), a half-clock frequency signal is released - ft °. The frequency detector 10 (15), blunt at the input, whose output is connected to the input of the adder 11 (16), to another input of which receives a clock signal fp generated in the multiplier 9 (12 and 14) by multiplying the input signal f and reference code + - | -f - (- f ,. / formed in block 5, aa whose outputs receive a clock signal fy from the output of a controlled clock generator 3 and a signal from the output of block 5, code + -Jf. To the inputs of block 5 the signal is received from the generator 7 output and the f signal from the trigger 4 output, to the counting yho of which they are received pulses with the frequency of the output of the controlled clock generator 3, and the installation input receives pulses, one for the MSS period, from the output of the decoder to synchronize the phases of the frequency - | - f and the code sequence. Formula 1. Delay tracking device containing connected discriminator, low-pass filter, controlled clock generator, code generator and block adders, the output of which is connected to the discriminator input, and the output of the controlled clock generator through the trigger is connected to watts To the input of the adder unit, and the bit outputs of the code generator are connected to the decoder inputs, so that, in order to expand the signal capture and hold band, the decoder output is connected to another trigger input, and the generator output is connected to another discriminator input . , 2. Устройство по п. 1, о т л ичающеес  тем, что выход управл емого тактового генератора подключен к третьему входу блока сумматоров . 2. The device according to claim 1, wherein the output of the controlled clock generator is connected to the third input of the block of adders. 3.Устройство по п. 1, отличающеес  тем, что дискриминатор выполнен в виде объединенных по входу первого и второго перемножителей , причем выход первого перемножител  через частотный детектор подключен к входу сумматора, другой вход которого соединен с выходом второго перемножител ,при этом входы перемнолштелей и выход сумматора  вл ютс , соответственно, входами и выходом дискриминатора. 3. The device according to claim 1, characterized in that the discriminator is made in the form of combined first and second multipliers, the output of the first multiplier through a frequency detector connected to the input of the adder, another input connected to the output of the second multiplier, and the inputs of the multipliers and the output of the adder are respectively the inputs and the output of the discriminator. 4.Устройство по п. 1, отличающеес  тем, что дискриминатор выполнен в виде объединенных по входу трех перемножителей, причем выход одного из перемножителей через частотный детектор подключен к входу сумматора, вторые входы которого соединены с выходами второго и третьего перекножителей, причем входы перемножителей.i и выход сумматора  вл ютс , соответственно , входами и выходом дискриминатора . Источники информации, прин тые во внимание при экспертизе 1. Статистическа  теори  св зи и ее применение. Под ред. А.В. Балакришнана . М., Мир, 1967, с. 127, фиг. 17 (прототип).4. The device according to claim 1, characterized in that the discriminator is designed as three multipliers combined at the input, the output of one of the multipliers through a frequency detector connected to the input of the adder, the second inputs of which are connected to the outputs of the second and third multipliers, and the inputs of the multipliers. i and the output of the adder are respectively the inputs and the output of the discriminator. Sources of information taken into account in the examination 1. Statistical theory of communication and its application. Ed. A.V. Balakrishnan. M., Mir, 1967, p. 127, FIG. 17 (prototype). (flui.f(flui.f