SU500570A1 - Device for converting input signal in synchronization systems - Google Patents
Device for converting input signal in synchronization systemsInfo
- Publication number
- SU500570A1 SU500570A1 SU1768444A SU1768444A SU500570A1 SU 500570 A1 SU500570 A1 SU 500570A1 SU 1768444 A SU1768444 A SU 1768444A SU 1768444 A SU1768444 A SU 1768444A SU 500570 A1 SU500570 A1 SU 500570A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- doubler
- voltage
- signal
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ВХОДНОГО СИГНАЛА В СИСТЕМАХ СИНХРОНИЗАЦИИ(54) DEVICE FOR TRANSFORMING INPUT SIGNAL IN SYNCHRONIZATION SYSTEMS
1one
Изобретение касаетс генерировани элетрических колебаний и может быть использовано в дискретных системах радиосв зи и радиотелеметрии.The invention relates to the generation of electrical oscillations and can be used in discrete systems of radio communication and radio telemetry.
Известны устройства дл преобразова- ни входного сигнала в системах синхронйзации приемников дискретной информации, содержащее последовательно включенные формирователь, фильтр и удвоитель. Однако помехозащищенность в услови х повышенного уровн импульсных помех в канале св зи слаба .Devices are known for converting an input signal in synchronization systems of receivers of discrete information, comprising a sequentially connected driver, filter, and doubler. However, the noise immunity under conditions of high level of impulse noise in the communication channel is weak.
Цель изобретени - повышение помехоустойчивости выделени синхросигналов. Это достигаетс тем, что к выходу удвой- тел подключен элемент задержки и вычитатель , второй вход которого соединен с выходом удвоител .The purpose of the invention is to improve the noise immunity of the allocation of clock signals. This is achieved by the fact that a delay element and a subtractor are connected to the doubler output, the second input of which is connected to the doubler output.
На фиг. 1 дана блок-схема описываемог устройства; на фиг. 2 и 3 - временныеFIG. 1 is a block diagram of the device described; in fig. 2 and 3 - temporary
диаграммы его работы.diagrams of his work.
Вход устройства (см. фиг. 1) соединен со входом входного согласованного фильтра . 1, выход которого подключен ко входу уд1воител 2. Выход удвоител 2 соединен со The input device (see Fig. 1) is connected to the input of the input matched filter. 1, the output of which is connected to the input of the unit 2. The output of the doubler 2 is connected to
I входами элемента 3 задержки и вычитатвл 4. Выход элемента 3 задержки подключен ко второму входу вычитате.т 4. Выход вычитател 4 соединен с выходом устройства .I inputs of the delay element 3 and read 4. The output of the delay element 3 is connected to the second input of the reader. 4. The output of the subtractor 4 is connected to the output of the device.
На фиг. 2 а представлена исходна бинарна информаци . Напр жение на выходе согласованного фильтра 1 показано на фиг. 26. Это напр жение поступает на вход удвоител 2. Напр жение с выхода удвоител 2 (см. фиг. 2в) прохгдит эле мент 3 задержки наполовину периода тактовой частоты . Задержанное напр жение представлено на фиг. 2г. Напр жение с выхода и входа элемента 3 задержки поступает на вычисл стель 4. Сигнал разности на вь;ходе вычитател 4 показан на фиг. 2д. Этот, сигнал можно использовать дл узкополос- ной фильтрации тактовой частоты, поскольку в нем фаза первой тактовой частоты при любых кодовых комбинаци х остаетс неизменной , что вид:но из сравнени выходного сигнала (см. фиг. 2д) с синусоидальной |Тактовой частоты (см. фиг. 2а). В качест- ве узкополосного фильтра может быть ис- пользовано либо резонансное устройство, либо система/фазовой автоподстройки частоты . В случае использовани системы ФАГТЧ или импупьсно-фазовой автоподс рой ки частоты дл подстройки фазы испопьаую с наклонные участки, показанные на фиг. 2д жирными лини ми, так как они дают хорошую дискрикганационную характеристику . При точном фазировании местных импул1эсов (см. фиг. 2с) тактовой частоты, относительно приход щей информации эти импульсы попадают на участки опорного сигнала (см. фиг. 2ж), где напр жение равно нулю. При смещении фазы местных импульсов влево или вправо относительно информашга по вл етс соответственно положительное или отрицательное напр жение величина которого пропорнаиона ьна величи не смешени фазы. Устройство работает хорощо не только по видеосигналу, но и по радиосигналу, передаваемому в случае бинарной информашга методом фазовой манипул ции. При этом не требуетс выделени опорной (вькFIG. 2a shows the initial binary information. The output voltage of matched filter 1 is shown in FIG. 26. This voltage is fed to the input of doubler 2. The voltage from the output of doubler 2 (see Fig. 2c) progresses element 3 to delay half the clock frequency period. The delayed voltage is represented in FIG. 2g. The voltage from the output and input of the delay element 3 is applied to the calculation of the stele 4. The difference signal is on v; the course of the subtractor 4 is shown in FIG. 2d This signal can be used for narrowband filtering of the clock frequency, since the phase of the first clock frequency in it remains unchanged for any code combinations, which is: but from a comparison of the output signal (see Fig. 2d) with sinusoidal | Clock frequency (see Fig. 2a). As a narrowband filter, either a resonant device or a system / phase locked loop can be used. In the case of using the FAGTCH system or an impulse-phase autosampling frequency for adjusting the phase and using the inclined sections shown in FIG. 2d bold lines, as they give a good sampling characteristic. With accurate phasing of local impulses (see Fig. 2c) of the clock frequency, relative to the incoming information, these pulses fall into the reference signal areas (see Fig. 2g), where the voltage is zero. When the phase of the local pulses is shifted to the left or right relative to the information, a positive or negative voltage appears, respectively, whose magnitude is proportional to the magnitude of the phase misalignment. The device works well not only by the video signal, but also by the radio signal transmitted in the case of binary information by the method of phase shift keying. It does not require the allocation of the reference (vk
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1768444A SU500570A1 (en) | 1972-04-03 | 1972-04-03 | Device for converting input signal in synchronization systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1768444A SU500570A1 (en) | 1972-04-03 | 1972-04-03 | Device for converting input signal in synchronization systems |
Publications (1)
Publication Number | Publication Date |
---|---|
SU500570A1 true SU500570A1 (en) | 1976-01-25 |
Family
ID=20509307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1768444A SU500570A1 (en) | 1972-04-03 | 1972-04-03 | Device for converting input signal in synchronization systems |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU500570A1 (en) |
-
1972
- 1972-04-03 SU SU1768444A patent/SU500570A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1003773A3 (en) | Device for receiving and encoding signals for identification of objects | |
US2391776A (en) | Intelligence transmission system | |
US3899429A (en) | Pulse-frequency-modulation signal transmission system | |
GB1230046A (en) | ||
SU500570A1 (en) | Device for converting input signal in synchronization systems | |
US4361897A (en) | Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems | |
RU2013014C1 (en) | Device for transmission and reception of information with use of linear-frequency-modulated signals | |
SU1124363A1 (en) | Device for transmitting two signals via single communication channel | |
SU1312748A1 (en) | Device for reception of shift-difference bipulse signal | |
SU1195298A1 (en) | Arrangement for synchronism testing | |
SU758533A1 (en) | Pulsed system for transmitting binary signals | |
SU564719A1 (en) | Pulse signals receiver | |
SU873438A1 (en) | Matched radio link with noise-like signals | |
SU511714A1 (en) | Synchronous binary transmission system over cable lines | |
SU902302A1 (en) | Digital information receiving device | |
SU440801A1 (en) | Device for auto-selection of in-phase sequence of synchronization pulses when receiving signals with phase-difference manipulation | |
SU611287A1 (en) | Frequency-modulated signal demodulator | |
SU1172050A1 (en) | Digital phase synchronizing device | |
SU1119184A1 (en) | System for transmitting and receiving discrete information | |
SU599371A1 (en) | Clock synchronization arrangement | |
SU1631740A1 (en) | Digital signal regenerator | |
SU902297A1 (en) | Device for transmitting frequency-modulated signals | |
SU1107321A1 (en) | System for transmitting voice-frequency carrier telegraphy signals | |
SU686139A1 (en) | Digital frequency detector | |
SU1741288A1 (en) | Apparatus for detecting signals of relative phase manipulation |