SU799156A1 - Многоканальный декодер - Google Patents
Многоканальный декодер Download PDFInfo
- Publication number
- SU799156A1 SU799156A1 SU792717128A SU2717128A SU799156A1 SU 799156 A1 SU799156 A1 SU 799156A1 SU 792717128 A SU792717128 A SU 792717128A SU 2717128 A SU2717128 A SU 2717128A SU 799156 A1 SU799156 A1 SU 799156A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- decoder
- channel
- ram
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
(54) МНОГОКАНАЛЬНЫЙ ДЕКОДЕР
Изобретение относитс к технике передачи информации и может использоватьс в VcTpoftcTBax защиты от ошибок систем передачи и обработки дискретной информации.
Известен многоканальный декодер, содержащий последовательно соединенные генератор тактовых импульсов, счетчик цикла декодировани и распределитель каналов, а также входной коммутатор, выход которого подключен к информационному входу декодирующего блока, ко входу которого подключен выход генератора тактовых импульсов 1.
Однако известный декодер имеет низкую достоверность приема информации .
Цель изобретени - повышение достоверности приема информации.
Поставленна цель достигаетс тем, что в многоканальный декодер, содержащий последовательно соединенные генератор тактовых импульсов, счетчик цикла декодировани и распредели-: -;ль каналов, а также входной коммутатор, выход которого подключен к информационному входу декодирующего блока, ко входу которого подключен выход генератора тактовых
импульсов, введены последовательно соединенные дешифратор импульса записи , коммутатор адресов записи и сумматор, а также, в каждый из каналов , оперативное запоминающее устройство (ОЗУ), выходы каждого из которых подключены ко входам входного коммутатора, при этом к управл ющим входам ОЗУ подключен выход суммато0 ра, а ко входам записи ОЗУ подключен выход дешифратора импульса записи, к первому входу которого и управл ющему входу входного коммутатора подключен выход распределител каналов,
5 вход которого подключен к второму входу дешифратора импульса записи и второму входу сумматора.
На чертеже представлена электрическа структурна схема многоканаль0 ного декодера.
Он содержит генератор 1 тактовых, импульсов, счетчик 2 цикла декодировани , распределитель 3 каналов, входной коммутатор 4, декодирующий
5 блок 5, дешифратор 6 импульса записи , сум1 1атор 7, оперативные запоминающие устройства 8 и коммутатор 9 адресов записи.
Декодер работает следующим об0 разом.
Информаци , поступающа с каналов , постепенно заполн ет канальные ОЗУ 8 под воздействием импульса записи , поступающего с дешифратора 6. Период импульсов записи равен длине элементарной посылки информации в канале Tj. Между импульсами записи декодирующий блок 5 проводит обработку информации, накопленной в канальных ОЗУ 8, Число канал9в, которое может обработать декодирующий блок 5 за верм между двум импульсами записи, составл ет
n., ,
где Р - емкость канального ОЗУ,
F - тактова частота при декодировании .
Дешифратор б настроен так, что импульс записи формируетс в момент поступлени со счетчика 2 нулевого адреса. Таким образом, запись производитс в чейку канальных ОЗУ 8, имеющую адрес, определ емый коммутатором 9 адресов записи. По заднем фронту импульса записи производитс переключение коммутатора 9. При декодировании адреса чеек канальных ОЗУ 8 определ ютс как сумма адресо коммутатора 9 и счетчика 2. В течение цикла декодировани адрес коммутатора 9 не мен етс , он определ ет чейку ОЗУ, с которой начинаетс считывание, что необходимо дл считывани информации в пор дке, соответствующем ее поступлению. С выхода канальных ОЗУ 8 информаци поступает на входной коммутатор 4, выход которого подключен к декодирующему блоку 5. Номер канала (номер ОЗУ), подключаемого к декодирующему блоку 5 определ ет распределитель 3. Так как вс информаци , приход ща из канала, должна обрабатыватьс декодирующим блоком 5 без пропусков, периодичность обращени докодирующего блока 5 к одному и тому же каналу составл ет
(Р - L + 1) Тп,
где L - длина зачетного отрезка при декодировании.
Врем декодировани информации из
Р одного канала составл ет -р-
Число каналов N, по которым декодер может обеспечить непрерывный .,, прием информации определ етс Формулой
Ni.(l--V-bTn T
и имеет пор док дес тков или сотен в зависимости от соотношени быстродействи элементной базы и скорости работы по каналам.
В предлагаемом декодере обеспечиваетс прием информации с большего числа каналов, прием информации с каждого канала ведетс непрерывно, что расшир ет область его применени и повышает веро тность приема приход щих сообщений.
Claims (1)
- Формула изобретениМногоканальный декодер, содержащий последовательно соединенные генератор тактовых импульсв, счетчик цикла декодировани и распределитель каналов, а также входной коммутатор, выход которого подключен к информационному входу декодирующего блока, ко входу которого подключен выход генератора тактовых импульсов, отличающийс тем,.что, с целью повышени достоверности приемаинформации,.введены последовательно соединенные.дешифратор импульса записи , коммутатор адресов записи и сумматор, а также, в каждый из канал| в , оперативное запоминак«дее устройство (ОЗУ), выходы каждого из которых подключены ко входам входного коммутатора, при этом к управл ющим входам ОЗУ подключен выход сумматора, а ко входам записи ОЗУ подключен выход дешифратора импульса записи,к первому входу которого и управл ющему входу входного коммутатора подключен выход распределител каналов, вход которого подключён к второму входу дешифратора импульса записи ивторому входу сумматора.Источники информации, прин тые во внимание при экспертизе 1. Техническое описание к аппаратуре П-161. Разработки КНИИТМУ,. Калуга (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792717128A SU799156A1 (ru) | 1979-01-25 | 1979-01-25 | Многоканальный декодер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792717128A SU799156A1 (ru) | 1979-01-25 | 1979-01-25 | Многоканальный декодер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU799156A1 true SU799156A1 (ru) | 1981-01-23 |
Family
ID=20807010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792717128A SU799156A1 (ru) | 1979-01-25 | 1979-01-25 | Многоканальный декодер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU799156A1 (ru) |
-
1979
- 1979-01-25 SU SU792717128A patent/SU799156A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU799156A1 (ru) | Многоканальный декодер | |
GB1246503A (en) | Spectrum analyzer | |
SU1172066A1 (ru) | Многоканальный приемник частотно-модулированных сигналов | |
SU1167752A1 (ru) | Устройство дл формировани частотно-манипулированного сигнала | |
SU1003095A1 (ru) | Статистический анализатор распределени временных интервалов | |
SU1723656A1 (ru) | Программируема лини задержки | |
SU424156A1 (ru) | Многоканальный анализатор | |
SU881727A1 (ru) | Устройство дл сбора дискретной информации | |
SU1305630A1 (ru) | Система динамической синхронизации и корректировки рангов объектов в АСУ | |
SU1427370A1 (ru) | Сигнатурный анализатор | |
SU564723A1 (ru) | Устройство дл селекции информационных каналов | |
SU962859A1 (ru) | Устройство дл программного управлени группой объектов | |
RU2047895C1 (ru) | Анализатор спектра | |
SU490120A1 (ru) | Устройство дл суммировани | |
SU1218485A1 (ru) | Устройство синхронизации источников сейсмических сигналов | |
SU613501A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1427574A1 (ru) | Устройство дл подсчета числа единиц двоичного кода по модулю К | |
KR970010534B1 (ko) | 부가비트 삽입장치 및 이에 이용되는 클럭신호 발생장치 | |
SU1182577A1 (ru) | Запоминающее устройство | |
SU720507A1 (ru) | Буферное запоминающее устройство | |
SU824419A2 (ru) | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ | |
RU1795459C (ru) | Многоканальный сигнатурный анализатор | |
SU489239A1 (ru) | Устройство дл декодировани избыточных кодов | |
SU1018190A1 (ru) | Умножитель частоты следовани импульсов | |
SU1249583A1 (ru) | Буферное запоминающее устройство |