SU799145A2 - Programmable divider - Google Patents

Programmable divider Download PDF

Info

Publication number
SU799145A2
SU799145A2 SU792707934A SU2707934A SU799145A2 SU 799145 A2 SU799145 A2 SU 799145A2 SU 792707934 A SU792707934 A SU 792707934A SU 2707934 A SU2707934 A SU 2707934A SU 799145 A2 SU799145 A2 SU 799145A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
stage
controlled
prohibition
Prior art date
Application number
SU792707934A
Other languages
Russian (ru)
Inventor
Валерий Павлович Казаков
Игорь Михайлович Привалов
Original Assignee
Войсковая Часть 44388-Р/1
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 44388-Р/1 filed Critical Войсковая Часть 44388-Р/1
Priority to SU792707934A priority Critical patent/SU799145A2/en
Application granted granted Critical
Publication of SU799145A2 publication Critical patent/SU799145A2/en

Links

Landscapes

  • Feedback Control In General (AREA)

Description

(54) ПРОГРАММИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ(54) PROGRAMMABLE FREQUENCY DIVIDER

Программируемый делитель частот относитс  к устройствам импульсной техники, используемым в радиотехнической аппаратуре различного назначени , в частности в синтезаторах частот.The programmable frequency divider relates to devices of pulsed technology used in radio engineering equipment for various purposes, in particular in frequency synthesizers.

По основному авт. св. 621099 известен программируемый делитель частоты, который содержит N одинаковых каскадов, каждый из которых состоит из управл емого делител , блока автономной установки, элемента совпадени  и дополнительного элемента совпадени . Тактовый вход управл емого делител  соединен с первым входом блока автономной установки , а первый выход - со вторым входом блока автономной установки. Выход блока автономной установки подключен к третьему входу блока автономной установки предыдущего каскада и к одному из входов элемента совпадени , на второй вход которого подаетс  управл ющий сигнал. Выход этого элемента совпгщени  подключён к гстановочному входу управл емого делител . Второй выход управл емого делител  через дополнительный элемент совпгшени  соединен с тактовым входом управл емого делител  следующего каскада. Кроме того, инЕерснйП выход блока автономной установки соединен со вторым входом дополнительного элемента совпадени  1.According to the main author. St. 621099 is a programmable frequency divider that contains N identical stages, each of which consists of a controlled divider, a standalone unit, a match element and an additional match element. The clock input of the controlled divider is connected to the first input of the stand-alone unit, and the first output is connected to the second input of the stand-alone unit. The output of the stand-alone unit is connected to the third input of the stand-alone unit of the previous stage and to one of the inputs of the coincidence element, the second input of which is supplied with a control signal. The output of this matching element is connected to the input of the controlled divider. The second output of the controlled divider is connected via an additional element of the match to the clock input of the controlled divider of the next stage. In addition, the inerc output of the autonomous unit is connected to the second input of the additional coincidence element 1.

Недостатком известного устройства  вл етс  высокое энергопотреР5ление .A disadvantage of the known device is high energy consumption.

Цель изобретени  - снижение знергопотреблени  программируемого дели0 тел  частоты.The purpose of the invention is to reduce the energy consumption of the programmable frequency unit.

Поставленна  цель достигаетс  тем, что в каждый каскад программируемого делител  частоты, содержащий управл емый делитель, блок автоном5 ной установки и два элемента совпадени , введен блок запрета, первый вход которого соединен с выходом блока автономной установки, второй вход - с третьим выходом управл емо0 го делител , а выход - со вторым входом дополнительного элемента совпадени  и с четвертым входом блока автономной установки.The goal is achieved by the fact that in each cascade of a programmable frequency divider containing a controlled divider, an autonomous installation unit and two coincidence elements, a prohibition block is entered, the first input of which is connected to the output of the autonomous installation unit, the second input the divider, and the output with the second input of the additional coincidence element and with the fourth input of the autonomous unit.

На фиг. 1 представлена функцио5 НсШьНа  схема программируемого делител  частоты; на фиг. 2 - эпюры синалов на входах первых каскадов программируемого делител  частоты.FIG. Figure 1 shows the function of the 5 NSWNN programmable frequency divider circuit; in fig. 2 - plots of sinalov at the inputs of the first cascades of the programmable frequency divider.

Claims (1)

Программируемый делитель частоты (см. фиг. 1) содержит N одинаковых каскадов, каждый из которых состоит из управл емого делител  1 (например декадного типа), блока 2 автономной установки, дополнительного элемента 3 совпадени , элемента 4 совпадени  и блока 5 запрета. Входом каждого каскада  вл етс  тактовый вход б управл емого делител  1, соединенный с первым входом блока 2 автономной установки. Выходом каскада служит выход дополнител ного элемента 3 совпадени , соединенный со входом 6 следующего каска да. Первый выход 7 управл емого дели тел  1 подключен ко второму входу блока 2 автономной установки, а вто рой выход 8 - к одному из входов до полнительного элемента 3 совпадени  Выход 9 блока 2 автономной установк соединен с первьлм входом блока 5 запрета, с одним из входов элемента 4 совпадени  и с третьим входом бло ка 2 автономной установки предыдуще коскада. Третий выход 10 управл емо го делител  1 соединен со вторым входом блока 5 запрета, выход 11 ко торого подключен к четвертому входу блока 2 автономной установки и ко второму входу дополнительного элемента 3 совпадени . Установочный вход 12 управл емого делител  1 соединен с выходом элемента 4 совпаде ни , на -второй вход 13 которого под етс  управл ющий сигнал. Управл ющи сигнал может также подводитьс  к третьему входу 14 блока 5 запрета дл  его включени  или выключени . Входом программируемого делител  частоты  вл етс  вход 6 первого кас када, а выходом - выход 9 любого каскада. Элемент 4 совпадени   вл етс  обобщенным элементом и может состо ть из нескольких элементов совпадени , выходы которых С9единены, например, с информационными входами соответствующих триггеров управл емого дели тел  1, а один из входов - с выходом 9 блока 2 -автономной установки. Управл ющие сигналы на остальных входах 13 этих элементов совпадени  определ ют состо ние предваритель ной установки управл емого делител  1 (здесь i-пор дковый номер каскада от входа устройства). В управл емом делителе 1 выход 7 имитирует выделение одного из т его состо ний например, состо ние т-1, К выходу 8 подключен выход триггера управл емого делител  1, формирующего импульсы длительность которых в m раз (при: четном т) больше длительности импульсов на входе каскада. По выходу 10 формируетс  сигнал выключени  блока 5 запрета при переходе управл  емого делител  1 из состо ни  m-l в состо ние О. Программируемый делитель частоты работает следующим образом. Пусть на третьем входе блока 2 автономной установки последнего каскада и на входах 14 блоков 5 запрета всех каскадов действует посто нный логический уровень 1 (в дальнейшем просто 1 или 0), разрешающий включение этих блоков. В исходном состо нии блоки 2 автономной установки, элементы 4 совпадени  и блоки 5 запрета - выключены, а дополнительные элементы 3 совпадени  - включены: на выходах 9,12 -О, на выходах 11 - 1. Управл емый двигатель 1 последнего каскада находитс  в состо нии 0. Состо ни  управл емых делителей 1 остальных каскадов и логические уровни на их выходах 7, 8 и 10 - произвольны . Каждый из N-1 каскадов начинает работать в режиме посто нного делени  в m раз частоты входных импульсов . Форма сигналов на их входах б повтор ет форму импульсов, на выходы 8 управл емых делителей 1 предьщущих каскадов и на вход последнего каскада поступают импульсы длительностью в раз больше длительности импульсов на входе первого каскада, которые перевод т управл емый .делитель 1 N-ro каскада в состо ни  1, 2 и т.д. С переходом этого управл емого делител  1 в состо ние т-1 по вл етс  1 на соответствующих выходах 9 и 12 и начинаетс  предварительна  установка его в состо ние S(j. Подготавливаетс  к включению (или включаетс ) блок 5 запрета последнего каскада и снимаетс  запрет на включение блока 2 автономной установки предыдущего (N-l)-ro каскада. Аналогичные процессы происход т затем последовательно в (N-l)-OM, (N-2)-OM,..., первом каскадах после перехода их управл емых делителей в состо ние т-1. На выходе 9 первого каскада по вл етс  выходной импульс программируемого делител  частоты. Завершение предварительной установки управл емых делителей 1 происходит в обратном пор дке: от перВ9ГО каскада к последнему. С окончанием тактового импульса на входе первого каскада, соответствующего состо нию т-1 его управл емого делител  1, на выходах 9 и 12 по вл етс  0. Импульс на выходе первого каскада заканчиваетс . Управл емый делитель 1 переходит в состо ние S. Включаетс  блок 5 запрета. ровень О на его выходе отключает блок 2 автономной- установки первого каскада от выхода 9 второго каскада и блокирует прохождение сигналов через дополнительный элемент 3 совпадени . Импульс на входе второго каскада заканчиваетс , что приводит к завершению предварительной установки управл емого делител  1 второго каскада в состо ние $2 и к оконча нию импульса на выходе этого каскада Здесь также включаетс  блок 5 запрета , который отключает блок 2 автоном ной установки второго каскада от выхода 9 третьего каскада и блокирует прохождение сигналов на вход третьего каскада и т.д. В результате последовательно включаютс  все блоки 5 запрета. Выключение блоков 5 запрета происходит после окончани  неполного цикла делени  управл емого делител  1 соответствующего каскада, когда при переходе его из следующего состо ни  т-1 в состо ние .0 на выходе 10 формируетс , сигнал, возвращающий блок запрета в исходное состо ние. При этом последовательно снимаетс  запрет на работу дополнительных элементов 3 совпадени  и блоков 2 автономной установки, а программируемый делитель частоты возвращаетс  в исходное состо ние. Эпюры сигналов на выходах первых каскадов устройства показаны на фиг. 2 дл  и коэффициентов делени , оканчивающихс  цифрами ...17 и ...12. Таким образом, при любом коэффициенте делени  программируемого делител  частоты на входе каждого каскада , начина  со второго, действуют только импульсы, длительность которых в m раз больше длительности импульсов на входе предыдущего каскада Благодар  отключению блока 2 ав.то номной установки на врем  неполного цикла работы управл емого делител  1 от выхода предыдущего каскада исключаетс  вли ние задержек изменени  уровней по этому выходу на работу каскада. Поэтому элементы соседних каскадов могут иметь максимальную т-кратную разницу по быстродействию. Изменением управл ющих сигналов на входах 14 блоков запрета можно получить как разные диапазоны значений коэффициента делени  (К) устройства , так и разный пор док их отсчет по положени м органов уйравлени . Так, если в рассмотренном примере работы устройства К может мен тьс  от т до 2 т, то при посто нном выключении блока 5 запрета послед .него каскада значение К лежит в пределах от до m -(in+l) Пр мой пор док отсчета К достигаетс  выключением блоков 5 запрета только при установке соответствующих управл емых делителей 1 в состо ние) , а обратный - при работе блоков 5 запрета со всеми значени ми 5 О, .;., т-1. Св зь 15 инверсного выхода блока 2 автономной установки со входом дополнительного элемента 3 совпадени  в каскадах известного устройства приводит к укорочению одного импульса на входе следующего каскада, закрытого в момент его действи  сигналом .предварительной установки управл емого делител  1. Поэтому эта св зь не вли ет на работу устройства и показана на фиг. 1 пунктиром. По этой же причине включение блока 5 запрета может производитьс  одновременно с включением соответствующего блока 2 автономной установки. Введение блока запрета в каждый каскад программируемого делител  частоты позвол ет разрабатывать каскады с большой.разницей по быстродействию и энергопотреблению незави-. симо от схемотехнических способов их совершенствовани , например с целью увеличени  быстродействи , помехоустойчивости , надежности, снижени  энергопотреблени . Такой программируемый делитель частоты может без добавлени  дополнительных элементов работать в составе любых современных синтезаторов частот, в которых в рав.1Ой степени используютс  как пр мой, так и обратный пор док отсчета коэффициента делени  программируемого делител  частоты в кольце импульсно-фазовой автоподстройки частоты управл емого генератора. Формула изобретени  Программируемый делитель частоты по авт. св. № 621099, отличающийс  тем, что, с целью снижени  энергопотреблени  устройства, в каждый каскад введен блок запрета, первый вход которого соединен с выходом блока автономной установки, второй вход - с третьим выходом управл емого делител , а выход - со вторым входом дополнительного элемента совпадени  и с четвертым входом блока автономной установки. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 621099, кл. Н 03 К 23/00, 29.12.75.The programmable frequency divider (see Fig. 1) contains N identical stages, each of which consists of a controlled divider 1 (for example, of the decade type), an autonomous installation unit 2, an additional match element 3, a match element 4 and a prohibition block 5. The input of each stage is the clock input b of the controlled divider 1, which is connected to the first input of the autonomous unit 2. The output of the cascade is the output of an additional coincidence element 3, connected to the input 6 of the next stage, yes. The first output 7 of the controlled device, bodies 1, is connected to the second input of the autonomous unit 2, and the second output 8 to one of the inputs of the additional element 3 coincidence. The output 9 of the autonomous unit 2 is connected to the first input of the prohibition block 5, with one of the inputs element 4 match and with the third input of block 2 of an autonomous unit previous to the caddy. The third output 10 of the controllable splitter 1 is connected to the second input of the prohibition unit 5, the output 11 of which is connected to the fourth input of the autonomous unit 2 and to the second input of the additional coincidence element 3. The setup input 12 of the controlled divider 1 is connected to the output of the element 4, the match, on the second input 13 of which a control signal is applied. The control signal can also be supplied to the third input 14 of the prohibition unit 5 for turning it on or off. The input of the programmable frequency divider is input 6 of the first cascade, and output is output 9 of any stage. The coincidence element 4 is a generalized element and may consist of several coincidence elements, the outputs of which C9 are connected, for example, with the information inputs of the corresponding triggers of the controlled entity body 1, and one of the inputs with output 9 of the unit 2-autonomous installation. The control signals at the remaining inputs 13 of these elements match the state of the preliminary installation of the controlled divider 1 (here the i-sequence number of the stage from the input of the device). In controlled divider 1, output 7 simulates the allocation of one of its states, for example, state t-1, Output 8 is connected to trigger output of controlled divider 1, which generates pulses whose duration is m times (for even t) longer than the pulse duration at the entrance of the cascade. On output 10, a signal is turned off for the prohibition unit 5 upon the transition of the controlled divider 1 from the state m-l to the state O. The programmable frequency divider works as follows. Suppose that at the third input of block 2 of the autonomous installation of the last stage and at the inputs of 14 blocks 5 of the ban of all cascades there is a constant logic level 1 (hereinafter simply 1 or 0) allowing the inclusion of these blocks. In the initial state, blocks 2 of an autonomous installation, elements 4 matches and blocks 5 prohibition are turned off, and additional elements 3 matches are included: at outputs 9,12-O, at outputs 11 - 1. Controlled engine 1 of the last stage is nii 0. The states of the controlled divisors of the 1 remaining cascades and the logic levels at their outputs 7, 8, and 10 are arbitrary. Each of the N-1 cascades starts operating in a constant division mode, m times the frequency of the input pulses. The shape of the signals at their inputs b repeats the pulse shape, the outputs 8 of the controllable dividers 1 of the preceding stages and the input of the last stage receive pulses of a duration exceeding the duration of the pulses at the input of the first stage, which are transferred by the controlled separator of the 1 N-ro stage 1, 2, etc. With the transition of this controlled divider 1 to the state t-1, 1 appears at the corresponding outputs 9 and 12 and its preset is set to state S (j. The last stage inhibitor block 5 is prepared for switching on (or on) and the prohibition is lifted for switching on the autonomous installation unit 2 of the previous (Nl) -ro cascade. Similar processes then proceed sequentially in (Nl) -OM, (N-2) -OM, ..., the first cascades after their controlled dividers go to the state t-1. At output 9 of the first stage, an output pulse appears programmable About the frequency divider. The presetting of the controlled dividers 1 is completed in the reverse order: from the first stage to the last. With the end of the clock pulse at the input of the first stage, corresponding to the state t-1 of its controlled splitter 1, at outputs 9 and 12 to is 0. The impulse at the output of the first stage ends. The controlled divider 1 goes into state S. Prohibition block 5 turns on. Level O at its output disables unit 2 of the autonomous installation of the first stage from output 9 of the second stage and blocks the passage s signals through the additional member 3 matcher. The impulse at the input of the second stage ends, which leads to the completion of the presetting of the controlled divider 1 of the second stage to the state $ 2 and the end of the impulse at the output of this stage. The prohibition block 5 also turns off, which disconnects the second unit 2 from the output of the second stage. 9 of the third cascade and blocks the passage of signals to the input of the third cascade, etc. As a result, all prohibition blocks 5 are successively included. Disabling the prohibition blocks 5 occurs after the completion of the incomplete dividing cycle of the controlled divider 1 of the corresponding cascade, when when it goes from the next state t-1 to the .0 state at output 10, a signal that returns the prohibition unit to its initial state is generated. In this case, the prohibition on the operation of additional elements 3 of the coincidence and blocks 2 of the autonomous installation is successively lifted, and the programmable frequency divider returns to the initial state. The signal plots at the outputs of the first stages of the device are shown in FIG. 2 for and division factors ending in numbers ... 17 and ... 12. Thus, at any dividing rate of the programmable frequency divider at the input of each stage, starting with the second, only pulses are valid, the duration of which is m times longer than the duration of the pulses at the input of the previous stage Due to the disconnection of unit 2 of the automatic setting for an incomplete control cycle The divisible divider 1 from the output of the previous stage eliminates the effect of delays in changing the levels of this output on the operation of the stage. Therefore, elements of adjacent cascades can have a maximum T -fold difference in speed. By varying the control signals at the inputs of the prohibition blocks 14, it is possible to obtain either different ranges of values of the division factor (K) of the device, or a different order of their counting by the positions of the control bodies. So, if in the considered example of device operation K can vary from m to 2 tons, then with a constant shutdown of block 5 of the last cascade ban, the value of K lies in the range from to m - (in + l) Direct order of reference K is achieved by turning off the prohibition blocks 5 only if the respective controlled dividers 1 are set to the state), and the reverse is achieved when the prohibition blocks 5 work with all values 5 О,.;., t-1. The connection 15 of the inverse output of the autonomous unit 2 with the input of an additional element 3 coinciding in the cascades of the known device results in shortening one pulse at the input of the next cascade, which was closed at the time of its operation by the signal of the preliminary setting of the controlled divider 1. Therefore, this connection does not affect on the operation of the device and is shown in FIG. 1 dotted line. For the same reason, the inclusion of the prohibition unit 5 can be performed simultaneously with the activation of the corresponding autonomous unit 2. The introduction of a block ban in each cascade of a programmable frequency divider allows you to develop stages with a large difference in speed and power consumption independent. It comes from circuit design methods for their improvement, for example, with the aim of increasing speed, noise immunity, reliability, and reducing energy consumption. Such a programmable frequency divider can, without adding additional elements, work as part of any modern frequency synthesizers, in which both the forward and reverse order of the division ratio of the programmable frequency divider in the pulse-phase-locked loop of the controlled oscillator is used to the same extent. . Formula of the invention Programmable frequency divider according to the aut. St. No. 621099, characterized in that, in order to reduce the power consumption of the device, a prohibition block is inserted into each cascade, the first input of which is connected to the output of the autonomous installation unit, the second input to the third output of the controlled divider, and the output to the second input of an additional coincidence element and with the fourth input of the standalone unit. Sources of information taken into account during the examination 1. USSR author's certificate No. 621099, cl. H 03 K 23/00, 29.12.75.
SU792707934A 1979-01-05 1979-01-05 Programmable divider SU799145A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792707934A SU799145A2 (en) 1979-01-05 1979-01-05 Programmable divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792707934A SU799145A2 (en) 1979-01-05 1979-01-05 Programmable divider

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU621099 Addition

Publications (1)

Publication Number Publication Date
SU799145A2 true SU799145A2 (en) 1981-01-23

Family

ID=20803212

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792707934A SU799145A2 (en) 1979-01-05 1979-01-05 Programmable divider

Country Status (1)

Country Link
SU (1) SU799145A2 (en)

Similar Documents

Publication Publication Date Title
SU799145A2 (en) Programmable divider
US4331926A (en) Programmable frequency divider
SU1363424A2 (en) Frequency multiplier
SU1660144A1 (en) Random time-interval sequence generator
SU1721833A1 (en) Channel selector
SU1211821A1 (en) Program time relay
SU421154A1 (en) DEVICE FOR SETTING RHYTHM
SU1211876A1 (en) Controlled frequency divider
SU1081804A1 (en) Frequency divider with variable countdown
SU714632A1 (en) Synchro-pulse generator
SU1748221A1 (en) R f pulse former
SU803118A1 (en) Test text shaping device
SU746899A1 (en) Pulse selector
SU1758858A1 (en) Oscillator
SU1205049A1 (en) Analog frequency meter
SU1211878A1 (en) Controlled pulse repetition frequency divider
SU799122A2 (en) Pulse selector
SU1566503A1 (en) Digit frequency discriminator
SU871340A2 (en) Programmable frequency divider
GB785568A (en) Improvements in or relating to frequency divider circuits
SU1019618A2 (en) Pulse selector
JPS5755628A (en) Phase comparing circuit and frequency synthesizer using it
SU1354386A2 (en) Digital frequency multiplier with variable multiplication ratio
SU1396277A1 (en) Frequency divider with variable countdown
SU1647903A2 (en) Code-to-pulse repetition period converter