SU794730A2 - Phase-lock loop - Google Patents
Phase-lock loop Download PDFInfo
- Publication number
- SU794730A2 SU794730A2 SU782683545A SU2683545A SU794730A2 SU 794730 A2 SU794730 A2 SU 794730A2 SU 782683545 A SU782683545 A SU 782683545A SU 2683545 A SU2683545 A SU 2683545A SU 794730 A2 SU794730 A2 SU 794730A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- filter
- phase
- detector
- frequency
- lock loop
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1one
Изобретение относитс к радиотехнике, может исиользоватьс в системах синхронизации сетей св зи.The invention relates to radio engineering, may be used in communication network synchronization systems.
По основному авт. св. № 698114 известно устройство фазовой автоподстройки частоты , содержащее последовательно соединенные подстраиваемый генератор, делитель частоты, фазовый детектор, а также синхронный параметрический фильтр, формирователь базисных функций, генератор гармоник , опорный генератор и фильтр нижних частот .1.According to the main author. St. No. 698114 is known a phase locked loop device containing a series-connected adjustable oscillator, a frequency divider, a phase detector, as well as a synchronous parametric filter, a shaper of basic functions, a harmonic generator, a reference oscillator, and a low-pass filter .1.
Однако в известном устройстве дл получени высокой точности фазировани необходимо выбрать узкую полосу пропускани синхронного параметрического фильтра, при этом сужаетс полоса захвата.However, in a known device, in order to obtain high phasing accuracy, a narrow bandwidth of a synchronous parametric filter must be selected, and the capture bandwidth is narrowed.
Цель изобретени - расширение полосы захвата при сохранении точности фазировани .The purpose of the invention is to expand the capture band while maintaining the accuracy of phasing.
Дл этого в устройстве фазовой автоподстройки частоты между выходом фазового детектора и дополнительным входом синхронного параметрического, фильтра включены последовательно соединенные частотнозависима цепь и детектор.For this, in the phase-locked loop device between the output of the phase detector and the auxiliary input of the synchronous parametric filter, the series-connected frequency-dependent circuit and the detector are connected.
На чертеже представлена структурна электрическа схема предлагаемого устройства .The drawing shows a structural electrical circuit of the proposed device.
Устройство содержит подстраиваемый генератор 1, делитель 2 частоты, фазовый детектор 3, фильтр 4 нижних частот (ФНЧ), синхронный параметрический фильтр 5, формирователь 6 базисных функций, генератор 1 гармоник, опорный генератор 8, частотно-зависимую цепь 9 и детектор. 10.The device contains a tunable oscillator 1, a frequency divider 2, a phase detector 3, a low-pass filter 4 (LPF), a synchronous parametric filter 5, a shaper 6 basic functions, a harmonic generator 1, a reference oscillator 8, a frequency-dependent circuit 9, and a detector. ten.
Устройство работает следующим образом .The device works as follows.
Сигнал от подстраиваемого генератора 1 поступает на вход делител 2, коэффициент делени которого сравниваетс в детекторе 3 с сигналом с выхода фильтра 5.The signal from adjustable oscillator 1 is fed to the input of divider 2, the division factor of which is compared in detector 3 with the signal from filter 5.
В режиме синхронизма сигналы на входах фильтра 5 когерентны.In synchronism mode, the signals at the inputs of filter 5 are coherent.
Благодар тому, что эти частоты совпадают , можно осуществить узкую полосу фильтра 5. В процессе захвата на выходеDue to the fact that these frequencies coincide, you can implement a narrow band of filter 5. In the process of capturing at the output
детектора 3 наблюдаютс биени с частотой Q. Дл этой частоты сопротивление цепи 9 мало и на выходе детектора 10 получаетс максимальное напр жение. Соответственно измен етс (уменьшаетс ) посто ниа времени фильтра частот, вход щего в состав синхронного параметрического фильтра, что приводит к увеличению полосы пропускани синхронного параметрического фильтра и к расширению полосыdetector 3, a beat with frequency Q is observed. For this frequency, the resistance of circuit 9 is small and the maximum voltage is obtained at the output of detector 10. Accordingly, the time constant of the frequency filter included in the synchronous parametric filter is changed (reduced), which leads to an increase in the passband of the synchronous parametric filter and to the expansion of the bandwidth.
захвата.capture.
При синхронизации генератора 1 сигналом генератора 8 частота сигнала на выходе детектора 3 уменьш;аетс , растет соиротивление цепи 9, падает напр жение на входе управл емого сопротивлени синхронного параметрического фильтра 5, тем самым в режиме синхронизма у фильтра 5 узка полоса пропускани , позвол юща обеспечить точность фазировани .When the generator 1 is synchronized by the generator 8, the frequency of the signal at the output of the detector 3 decreases, the voltage of circuit 9 increases, the voltage at the input of the controlled resistance of the synchronous parametric filter 5 drops, thereby in synchronism mode the filter 5 has a narrow bandwidth allowing phasing accuracy.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782683545A SU794730A2 (en) | 1978-10-06 | 1978-10-06 | Phase-lock loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782683545A SU794730A2 (en) | 1978-10-06 | 1978-10-06 | Phase-lock loop |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU698114 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU794730A2 true SU794730A2 (en) | 1981-01-07 |
Family
ID=20793172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782683545A SU794730A2 (en) | 1978-10-06 | 1978-10-06 | Phase-lock loop |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU794730A2 (en) |
-
1978
- 1978-10-06 SU SU782683545A patent/SU794730A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3268831A (en) | Automatic frequency controlled multi-channel generator | |
SU794730A2 (en) | Phase-lock loop | |
RU172814U1 (en) | HYBRID FREQUENCY SYNTHESIS WITH IMPROVED SPECTRAL CHARACTERISTICS | |
RU195894U1 (en) | Frequency synthesizer | |
US2868981A (en) | Signal processing arrangement | |
JPS5840375B2 (en) | Double Super Jushinki | |
US3866137A (en) | Phase locked frequency divider circuitry | |
SU698114A1 (en) | Device for phase tuning of frequency | |
US3838354A (en) | Frequency synthesizer having three control loops | |
SU758527A1 (en) | Method of automatic tuning of reference signal generator frequency | |
SU362397A1 (en) | DEVICE OF PHASE AUTO CONSTRUCTION OF FREQUENCY | |
SU1518864A1 (en) | Frequency divider | |
SU964984A1 (en) | Digital frequency synthesizer | |
SU873419A1 (en) | Device for frequency phase automatic fine adjustment | |
SU871342A1 (en) | Frequency synthesizer | |
SU389608A1 (en) | FREQUENCY SYNTHESIZER | |
SU717806A1 (en) | Shf range frequency synthesizer | |
SU658708A1 (en) | Frequency multiplier | |
SU758529A1 (en) | Device for automatic tuning of frequency | |
JPS6036909Y2 (en) | multifrequency oscillator | |
SU1441329A1 (en) | Phase shift calibrator | |
SU678629A1 (en) | Frequency automatic tuning device | |
SU1589387A1 (en) | Phase-lock loop | |
SU1713102A1 (en) | Phase-lock loop | |
SU663070A1 (en) | Digital frequency synthesizer |