SU788410A1 - Phasing device - Google Patents
Phasing device Download PDFInfo
- Publication number
- SU788410A1 SU788410A1 SU792710833A SU2710833A SU788410A1 SU 788410 A1 SU788410 A1 SU 788410A1 SU 792710833 A SU792710833 A SU 792710833A SU 2710833 A SU2710833 A SU 2710833A SU 788410 A1 SU788410 A1 SU 788410A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- divider
- averager
- addition
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
(54) УСТРОЙСТВО ФАЗИРОВАНИЯ(54) PHASE DEVICE
1one
Изобретение относитс к электросв зи и может использоватьс в преобразовател х сигналов аппаратуры передачи данных дл получени опорного колебани , необходимого дл когерентного детектировани сигналов амплитудной, фазовой или амплитудно-фазовой модул цией.The invention relates to telecommunications and can be used in signal converters of data transmission equipment to obtain the reference oscillation required for coherent detection of signals by amplitude, phase, or amplitude-phase modulation.
Известно устройство фазировани , содержащее последовательно соединенные задающий генератор, первый делитель, первый блок добавлени -вычитани , второй делитель , преобразователь частоты, фильтр, генератор тактовых импульсов и первый фазовый детектор, второй вход которого соединен с выходом ограничител , а третий вход через последовательно соединенные второй блок добавлени -вычитани и третий делитель - с выходом задающего генератора 1.A phasing device is known comprising a series-connected master oscillator, a first divider, a first addition-subtracting unit, a second divider, a frequency converter, a filter, a clock pulse generator, and a first phase detector, the second input of which is connected to the output of the limiter, and the third input through a series-connected second an addition-subtracting unit and a third divider — with an output of a master oscillator 1.
Однако такое устройство имеет невысокую точность фазировани .However, such a device has low phasing accuracy.
Цель изобретени - повыщение точности .The purpose of the invention is to increase accuracy.
Дл достижени указанной цели в устройство фазировани , содержащее последовательно соединенные задающий генератор.To achieve this goal, a phasing device containing a series-connected master oscillator.
первый делитель, первый блок добавлени вычитани , второй делитель, преобразователь частоты, фильтр, генератор тактовых импульсов и первый фазовый детектор, второй вход которого соединен с выходом ограничител , а третий вход через последовательно соединенные второй блок добавлени -вычитани и третий делитель - с выходом задающего генератора, введены блок коррекции, последовательно соединенныеthe first divider, the first subtraction addition unit, the second divider, the frequency converter, the filter, the clock pulse generator and the first phase detector, whose second input is connected to the output of the limiter, and the third input through the second addition and subtraction unit connected in series and the third divider to the master output generator, introduced correction block, connected in series
.J. первый блок запрета и первый усреднитель и последовательно соединенные четвертый делитель, третий блок добавлени -вычитани , п тый делитель, второй фазовый детектор , второй усреднитель, второй блок запрета , третий усреднитель, преобразователь.J. the first prohibition unit and the first averager and the fourth divider connected in series, the third addition-subtractor unit, the fifth divider, the second phase detector, the second averager, the second prohibition unit, the third averager, converter
15 код-частота и щестой делитель, выход которого подключен к другому входу первого блока добавлени -вычитани , при этом выход фильтра через последовательно соединенные блок коррекции и ограничитель подключен к второму входу второго фазово20 го детектора, третий вход которого соединен с другим выходом генератора тактовых импульсов , выход первого фазового детектора подключен к входу первого блока запрета.15 code-frequency and a brush divider, the output of which is connected to another input of the first addition and subtraction unit, while the output of the filter is connected via a serially connected correction unit and a limiter to the second input of the second phase detector, the third input of which is connected to another output of the clock generator , the output of the first phase detector is connected to the input of the first block of the ban.
а выход первого усреднител подключен к другому входу второго блока добавлени вычитани , а выход второго усреднител - к другому входу третьего блока добавлени -вычитани .and the output of the first averager is connected to another input of the second subtraction addition unit, and the output of the second averager is connected to another input of the third addition-subtraction block.
На чертеже дана структурна электрическа схема предложенного устройства.The drawing shows the structural electrical circuit of the proposed device.
Устройство содержит задающий генератор 1, делители , блоки 8-10 добавлени -вычитани , преобразователь 11 частоты , фильтр 12, генератор 13 тактовых импульсов , фазовые детекторы 14, 15, ограничитель 16, блок 17 коррекции, блоки 18, 19 запрета, усреднители 20-22, преобразователь 23 код-частота.The device contains a master oscillator 1, dividers, blocks 8-10 add-subtract, frequency converter 11, filter 12, clock generator 13, phase detectors 14, 15, limiter 16, correction block 17, prohibition blocks 18, 19, averagers 20- 22, the code-frequency converter 23.
Устройство работает следующим образом.The device works as follows.
На начальном этапе вхождени в синхронизм основное вли ние оказывает второе кольцо частотной автоподстройки.At the initial stage of synchronization, the main influence is exerted by the second frequency auto-tuning ring.
Входной сигнал подаетс на первый вход преобразовател 11. Фильтром 12 выдел етс требуема бокова полоса. Далее сигнал корректируетс в блоке 17, после чего ограничиваетс по амплитуде в ограничителе 16. По сигналу от генератора 13 в обоих фазовых детекторах 14, 15 происходит сравнение фаз ограниченного входного сигнала и колебаний, поступающих от задающего генератора 1 через делители 4, 6 на фазовый детектор 15 и через блок 8 добавлени вычитани и делитель 5 на фазовый детектор 14. Посто нна времени третьего фазового кольца автоподстройки выбираетс так чтобы при любых возможных расхождени х частот это кольцо могло удерживать синфазность . Благодар такому выбору на выходе усреднител 22 преобладание сигналов одной из пол рностей означает наличие расхождени частот. Причем знак преобладающей пол рности однозначно определ ет знак расхождени частот принимаемого сигнала и задающего генератора 1. Указанные сигналы через блок 19 попадают на усреднитель 21, измен его состо ние. Состо ние усреднител 21 с помощью преобразовател 23 преобразуетс в частоту колебани , подаваемого через делитель 7 на вход блока 10. В результате осуществл етс изменение частоты колебани на выходе этого блока 10 и соответственно на выходе делител 3, подключенного к входу преобразовател 11. Причем знак изменени частоты колебани на входе преобразовател 11 противоположен знаку расхождени частот в канале, за счет чего осуществл етс постепенна компенсаци расхождени частот с точностью до величины, равной щагу дискретизации по частоте преобразовател 23.An input signal is applied to the first input of converter 11. Filter 12 selects the desired sideband. The signal is then corrected in block 17, after which it is limited in amplitude in limiter 16. The signal from generator 13 in both phase detectors 14, 15 compares the phases of the limited input signal and oscillations from the master oscillator 1 through dividers 4, 6 to the phase detector 15 and through the addition unit 8 of the subtraction and the divider 5 to the phase detector 14. The time constant of the third phase ring auto-tuning is chosen so that with any possible frequency differences this ring can keep in phase. Due to this choice, at the output of the averager 22, the predominance of signals from one of the polarities means that there is a frequency difference. Moreover, the sign of the prevailing polarity unambiguously determines the sign of the divergence of the frequencies of the received signal and the master oscillator 1. These signals, via block 19, reach the averager 21, changing its state. The state of the averager 21 is converted by the converter 23 to the oscillation frequency supplied through divider 7 to the input of block 10. As a result, the oscillation frequency is changed at the output of this block 10 and, accordingly, at the output of divider 3 connected to the input of the converter 11. Moreover, the sign of change the oscillation frequency at the input of the converter 11 is opposite to the sign of the frequency divergence in the channel, due to which the frequency divergence is gradually compensated with an accuracy equal to the sampling rate in an hour tote converter 23.
При уменьщении расхождени частот до величины, меньщей полосы захвата первого кольца фазовой подстройки, последнее кольцо обеспечивает устранение фазовых отличий между сигналами на входах фазового детектора 14. Дл этого сигналы с фазового детектора 14 подаютс через усреднительBy reducing the frequency divergence to a value smaller than the capture band of the first phase trim ring, the last ring eliminates the phase differences between the signals at the inputs of the phase detector 14. To do this, the signals from the phase detector 14 are fed through an averager
20 и блок 18 на блок 8, где осуществл етс необходима подстройка по фазе колебани поступающего от задающего генератора 1.20 and block 18 to block 8, where the phase adjustment of the oscillator coming from the master oscillator 1 is necessary.
При пропадании принимаемого сигналаIf the received signal disappears
от специального детектора, имеющегос в каждом модеме в соответствии с рекомендаци ми МККТТ, поступает сигнал запрета на блоки 18, 19. В результате подстройка в первом и втором кольцах автоподстройки прекращаетс , что соответствует режиму удержани синхронизма. Благодар информации, накопленной в усреднителе 21 и сохран емой благодар запрету, поступающему на блок 19, расхождение фазы опорного колебани и сигнала пропорциональноa special detector, available in each modem in accordance with the recommendations of the CCITT, sends a signal to prohibit blocks 18, 19. As a result, the adjustment in the first and second auto-tuning rings is stopped, which corresponds to the synchronization hold mode. Due to the information accumulated in the averager 21 and saved due to the prohibition entering block 19, the phase difference between the reference oscillation and the signal is proportional to
величине неустраненного расхождени частот , не превосход щего значени щага преобразовател 23. Таким образом, в худщем случае получаем врем удержани синхрониз .ма у устройства фазировани во столько раз больще, чем у известного устройства,the magnitude of the unresolved frequency deviation, not exceeding the value of the converter's schaga 23. Thus, in the worst case, we obtain the synchronization time of the phasing device so many times longer than that of the known device,
0 во сколько раз щаг преобразовател 23 меньший, чем возможное расхождение частот в канале.0 how many times the transmitter 23 is smaller than the possible divergence of frequencies in the channel.
Уменьщение фазовых качаний выделенного опорного колебани по отнощению к сигналу позвол ет увеличить помехоустойчивость модема передачи данных на 5-6 дБ. Получение возможности визуального наблюдени «глазковой диаграммы сигнала позвол ет уменьщить врем разработки, настройки, ремонта и контрол адаптивныхReducing the phase oscillations of the selected reference oscillation with respect to the signal allows increasing the noise immunity of the data transmission modem by 5-6 dB. The ability to visually observe an "eye diagram of a signal allows you to reduce the development time, configuration, repair and control of adaptive
0 корректоров за счет больщой оперативности и доступности такого вида контрол сигнала .0 correctors due to greater efficiency and availability of this type of control signal.
Наибольщий эффект устройство фазировани может дать при совместном использовании с моде.мами, устойчивыми к кратковременным перерывам св зи, которые вл ютс основным видо.м помех в проводных каналах. При этом за счет повышени достоверности передачи информации в дискретном канале (примерно на два пор дка)The phasing device can have the greatest effect when used in conjunction with models that are resistant to short interruptions of communication, which are the main types of interference in wired channels. At the same time, by increasing the reliability of information transmission in a discrete channel (approximately two orders of magnitude)
0 реальна скорость передачи может быть увеличена на 50 + 60% благодар возможности уменьшени избыточности кодировани .0, the actual transmission rate can be increased by 50 + 60% due to the possibility of reducing the coding redundancy.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792710833A SU788410A1 (en) | 1979-01-03 | 1979-01-03 | Phasing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792710833A SU788410A1 (en) | 1979-01-03 | 1979-01-03 | Phasing device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU788410A1 true SU788410A1 (en) | 1980-12-15 |
Family
ID=20804401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792710833A SU788410A1 (en) | 1979-01-03 | 1979-01-03 | Phasing device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU788410A1 (en) |
-
1979
- 1979-01-03 SU SU792710833A patent/SU788410A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU788410A1 (en) | Phasing device | |
US3766480A (en) | Device for recovering a frequency showing phase jitter | |
SU1663768A1 (en) | Phase-locked loop frequency control device | |
SU734889A1 (en) | Phasing device | |
SU1332554A2 (en) | Clock pulse generator synchronization device | |
SU754688A1 (en) | Timing arrangement | |
US3820051A (en) | Adaptive threshold circuit employing nand gates interconnecting flip-flop circuit | |
SU614549A1 (en) | Phase manipulator | |
SU773946A1 (en) | Synchronizing device | |
SU1193802A1 (en) | Phase-lock loop | |
SU653758A1 (en) | Reference signal discriminating device | |
SU801286A1 (en) | Device for monitoring time delay | |
SU803111A1 (en) | Frequency-modulated signal quality detector | |
SU720665A1 (en) | Device for restoring carrier frequency | |
SU785943A1 (en) | Frequency synthesizer | |
SU475562A1 (en) | Automatic frequency control device | |
SU456370A1 (en) | Frequency manipulation device | |
SU698115A1 (en) | Device for phase tuning of frequency | |
SU557508A1 (en) | Digital coherent demodulator of relative phase modulation signals | |
SU500570A1 (en) | Device for converting input signal in synchronization systems | |
SU1166052A1 (en) | Device for synchronizing time scale | |
SU868973A1 (en) | Frequency synthesizer | |
SU641660A1 (en) | Communication channel correcting device by pulse reaction | |
SU526996A1 (en) | The device is a digital phase-locked loop | |
SU1166267A1 (en) | Noise generator |