SU783855A1 - Storage testing device - Google Patents
Storage testing device Download PDFInfo
- Publication number
- SU783855A1 SU783855A1 SU792723796A SU2723796A SU783855A1 SU 783855 A1 SU783855 A1 SU 783855A1 SU 792723796 A SU792723796 A SU 792723796A SU 2723796 A SU2723796 A SU 2723796A SU 783855 A1 SU783855 A1 SU 783855A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- address
- register
- comparison circuit
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
Изобретение относитс к запоми нающим устройствам. Известны устройства дл контрол пам ти 1, рД . Одно из известных устройств содер жит схему пуска, выходы которой подключены к регистру числа, счетчику с1дреса и счетчику циклов, схему сравнени , выходы которой через схем регистрации подсоединен к схеме останова Г . Это устройство не позвол ет осуществить -контроль взаимного вли ни информации, записанной в соседних чейках накопител ,выполненного на интегральных ферритовых запоминающих элементах. Из известных устройств наиболее близким по технической сущности к изобретению вл етс устройство дл контрол накопителей информации,содержащее схему пуска-останова,вход которой подключен к выходу схемы сравнени чисел, а первый выход - к счетчику адреса, выход которого подсоединен к смеме формировани кода адреса, схеме сравнени циклов и схеме сравнени адреса, выход которой подключен х схеме формировани кода числа, к счетчику адреса, контрольному регистру числа и счетчику циклов , выход которого через схему сравнени циклов соединен с входом схемы управлени кодом числа, выходы которой подключены к входам схемы формировани кода числа и схемы сравнени чисел . Такое устройство не обеспечивает необходимого качества контрол в св зи с тем, что не позвол ет производить многократное обращение к чейкам накопител дл определени их взаимного вли ни . Это снижает достоверность контрол . Цель изобретени - повышение достоверности контрол блоков пам ти. Поставленна цель достигаетс тем, что в устройство дл контрол пам ти, содержащее блок пуска-останова , счетчик адресов, формирователь сигналов адреса,датчик начального адреса.регистр адресов, датчик кода чисел, схему сравнени адресов,регистр числа, схему сравнени чисел формирователь сигналов числа, счетчик циклов, схему сравнени циклов, блок местного управлени , причем первый вход блока пуска-останова подключен к выходу схемы сравнени This invention relates to storage devices. Devices for controlling memory 1, rD are known. One of the known devices contains the start circuit, the outputs of which are connected to the number register, the c1dres counter and the cycle counter, the comparison circuit, the outputs of which are connected to the stop circuit G through the recording circuits. This device does not allow for -controlling the mutual influence of information recorded in neighboring cells of a storage device performed on integral ferrite storage elements. Of the known devices, the closest in technical essence to the invention is a device for monitoring information storage devices, comprising a start-stop circuit, the input of which is connected to the output of the number comparison circuit, and the first output - to the address counter, the output of which is connected to the address code generation circuit. a comparison circuit and an address comparison circuit, the output of which is connected to a number code generation scheme, to an address counter, a control number register and a cycle counter, the output of which is through a circuit comparing cycle nen to the input circuit of the control code, the outputs of which are connected to inputs of the code generating circuit and the comparing circuit numbers. Such a device does not provide the necessary quality control in connection with the fact that it does not allow multiple access to the cells of the storage device to determine their mutual influence. This reduces the reliability of the control. The purpose of the invention is to increase the reliability of monitoring memory blocks. The goal is achieved by the fact that the memory control device contains a start-up block, an address counter, an address signal generator, an initial address.register sensor, a number code sensor, an address comparison circuit, a number register, a number comparison circuit , cycle counter, cycle comparison circuit, local control unit, the first input of the start / stop unit connected to the output of the comparison circuit
783855783855
исел, входы которой подсоединены оответств:е нЬ « первому выходу лока Местного управлени , выходу атчика кода чисел и первому входу ормировател сигналов числа, выхоу регистра числа и второму входу ормировател сигналов числа, входу устройства и третьему входу формировател сигналов числа, четвертыйisel, the inputs of which are connected to the first output of the local control locator, the output of the attic code of numbers and the first input of the number signalizer, the number register output and the second input of the number signalizer, the device input and the third input of the number signalizer, the fourth
вход которого соединен с выходомthe input of which is connected to the output
схетуи сравнени адресов, а выход с одним иэ выходом устройства, выход схемй ср а Мне ни адресов подключен ко второму входу блока пуска-останова и к первым входам счетчика адресов, регистра числа и счетчика циклов, второй вход счетчика адресов соединен с первым выходом блока пускаостанова , а выходы - с первыми входами формировател сигналов адресов и схемы сравнени адресов, вторые входы которых подключены соответственно к выходам датчика начгшьного адреса и регистра адресов,выход формировател сигналов адресов соединен с другим входом устройства, выход и второй вход счетчика циклов подключены соответственно к первому входу.и выходу схемы сравнени циклов,первый вход блока местного управлени соединен -с выходом cxsNEj сравнени циклов, введены формирователь сигналов многократного обраиценИ , элемент запрета обращений,Элемент И, первый и второй элементы ИЛИ и регистр обращени .При Этом входы формировател сигналов многократного обращени подключены соответственно ко второму выходу блока пуСка-ОстанОва,. выходу cxeNiu сравнени адресов и выходу сХё сравнений циклов, а выходы соединены соответственно с трёт1ьйм входом блока пуска-останова, первыми входами элемента И и второго элемента ИЛИ и вторым входом блока местного управлени , входом регистра обращени и первым входом элемента запрета обращений, вторым входом регистра числа и третьим входом счетчика циклов. Третий выход блока пуска-останова подключен ко второму . входу элемента запрета обращений, выход которого соединен с третьим входом формировател сигналов адресов , входы, первого элемента ИЛИ подключены к выходам регистра обращени и элемента И, второй вход которого соединен с выходом счетчика адресов Выход блока местного . управлени соединен со вторым входом второго элемента ИЛИ, выходы первого и второго элементов ИЛИ подключены соответственно ко второму входу схемы сравнени циклов и к п тому входу формировател сигнашов числа. the address comparison circuit, and the output with one device output, the output circuit. I have no addresses connected to the second input of the start-up unit and to the first inputs of the address counter, number register and cycle counter, the second input of the address counter is connected to the first output of the start-up unit and the outputs with the first inputs of the address signal generator and the address comparison circuit, the second inputs of which are connected respectively to the outputs of the sensor of the initial address and the address register, the output of the address signal generator is connected to another input The device, the output and the second input of the cycle counter are connected respectively to the first input. And the output of the cycle comparison circuit, the first input of the local control unit is connected to the output cxsNEj of the cycle comparison, the shaper of the multiple sample generator, the access prohibition element, Element I, first and second the OR elements and the access register. At the same time, the inputs of the reversing signal generator are connected to the second output of the PuSka-Ostanov block, respectively. output cxeNiu compare addresses and output cXy cycle comparisons, and the outputs are connected respectively to the third input of the start-up unit, the first inputs of the AND element and the second OR element, and the second input of the local control unit, the access register input and the first input of the access prohibition element, the second register input numbers and the third input of the loop counter. The third output of the start-stop unit is connected to the second. the input of the prohibition block, the output of which is connected to the third input of the address signal generator, the inputs of the first OR element are connected to the outputs of the address register and the AND element, the second input of which is connected to the output of the address counter Output of the local block. control is connected to the second input of the second OR element, the outputs of the first and second OR elements are connected respectively to the second input of the cycle comparison circuit and to the fifth input of the signal number generator.
На чертеже изображена блок-схема предложенного устройства.The drawing shows a block diagram of the proposed device.
Устройство содержит блок 1 пускасстанова , счетчик 2 адресов, формирователь 3 сигналов адресов, датчик 4 начального адреса, регистр 5 адресов , датчик б кода чисел, регистр 7 обращени , схему 8 сравнени адресов, регистр 9 числа, схему 10 сравнени е чисел, формирователь 11 сигналов числа, счетчик 12 циклов, схему 13 сравнени циклов, блок 14 местного управлени , формирователь 15 сигналов многократного обращени , элемент 16.The device contains a start-up unit 1, a counter of 2 addresses, a driver of the 3 address signals, a sensor of the starting address 4, a register of 5 addresses, a number code sensor b, a turn register 7, an address comparison circuit 8, a number register 9, a number comparison circuit 10, a driver 11 the number of signals, the counter of 12 cycles, the cycle comparison circuit 13, the local control unit 14, the generator of the multiple reference signals, the element 16.
запрета обращений, элемент И 17, первый 18 и второй 19 элементы ИЛИ.the prohibition of calls, the element And 17, the first 18 and second 19 elements OR.
Входы и выходы устройства подключаютс к выходам и входам контролируемого блока 20 пам ти.Первый вход блока 1 подключен к выходу схемы 10The inputs and outputs of the device are connected to the outputs and inputs of the monitored memory block 20. The first input of block 1 is connected to the output of the circuit 10
5 сравнени ,входы которой подсоединены соответственно, к первому выходу блока 14,выходу датчика 6 и первому входу формировател 11,выходу регистра числа 9 и второму входу формировател 5 comparisons, the inputs of which are connected respectively to the first output of the block 14, the output of the sensor 6 and the first input of the driver 11, the output of the register of the number 9 and the second input of the driver
0 ИгВходу устройства и третьему входу формировател 11, четвертый вход которого соединен с выходом схемы 8 сравнени , а выход - с одним из выходов устройства. Выход схемы 8 сравнени подключен ко второму входу блока 1 и первым входам счетчика 2, регистра9 числа и счетчика 12.Второй вход счетчика 2 соединен с первым выходом блока 1, а выход - с первыми входами формировател 3 и схемы 8 сравнени , входы которых подключены соответственно к выходам датчика 4 и регистра 5. Выход формировател 3 соединен с другим входом устройства . Выход и второй вход счетчика 12 подключены соответственно к0 A device input and a third input of the imaging device 11, the fourth input of which is connected to the output of the comparison circuit 8, and the output to one of the device outputs. The output of the comparison circuit 8 is connected to the second input of the unit 1 and the first inputs of the counter 2, the register 9 of the number and the counter 12. The second input of the counter 2 is connected to the first output of the block 1, and the output to the first inputs of the imaging unit 3 and the comparison circuit 8, the inputs of which are connected respectively to the outputs of the sensor 4 and register 5. The output of the imaging unit 3 is connected to another input of the device. The output and the second input of the counter 12 are connected respectively to
первому входу и выходу схемы 13 сравнени . Первый вход блока 14 соединен с выходом схемы 13 сравнени .the first input and output of the comparison circuit 13. The first input of the unit 14 is connected to the output of the comparison circuit 13.
0 Входы формировател 15 подключены соответственно ко второму выходу блока 1, выходам схем 8 и 13 сравнени , а выходы соединены соответственно с третьим входом, блока 1, первыми входами элемента И 17 и элемента ИЛИ 19 и вторым входом блока 14, входом регистра 7 обращени и первым входом элемента 16 запрета обращений, вторым входом регистра 9 числа и третьим0 The inputs of the imaging unit 15 are connected respectively to the second output of block 1, the outputs of the comparison circuits 8 and 13, and the outputs are connected respectively to the third input, block 1, the first inputs of the AND 17 element and the OR 19 element, and the second input of the block 14, the input of the 7 conversion register and the first input of the element 16 prohibition of calls, the second input of the register number 9 and the third
Q входом счетчика 12. Третий выход блока 1 подключен ко второму, входу элемента 16 запрета обращений, выход которого соединен с третьим входом формировател 3, Входа элемента ИЛИ 18 подключены к -выходам регистра 7 и элемента И 17, второй вход которого соединен с выходом счетчика 2. Выход блока 14 соединен со вторым входом элемента .ИЛИ 19. Выходы элементов ИЛИ 18 и 19 подключены соответствен0 но ко втррому входу схемы 13 сравнени и п тому входу формировател 11.Q input of the counter 12. The third output of the block 1 is connected to the second, the input of the element 16 prohibition of appeals, the output of which is connected to the third input of the imaging unit 3, the input of the element OR 18 is connected to the output of the register 7 and the element And 17, the second input of which is connected to the output of the counter 2. The output of block 14 is connected to the second input of the element. OR 19. The outputs of the elements OR 18 and 19 are connected respectively to the second input of the comparison circuit 13 and the fifth input of the driver 11.
Устройство работает следующим образом.The device works as follows.
По сигналу, поступающему с выхода блока 1, производитс установкаThe signal from the output of block 1 is set to
в исходное состо ние всех блоков и элементов устройства.in the initial state of all blocks and elements of the device.
В случае контрол блока пам ти в режиме, когда многократное обращение по какому-либо адресу не требуетс , в контролируемый блок 20 поступает код числа с формировател 11, производитс егозапись по адресам контролируемого массива от начального , заданного надатчике 4, до кoнeчнoгo определ емого счетчиком 2 и заданного на регистре 5. Изменение кода адреса осуществл етс счетчиком 2, на вход которого с блока 1 поступают сигналы, размещающие изменение кода адреса на плюс единицу. После записи информации по всему массиву по сигналу со схем 8 сравнени разрешаетс считывание информации из блока 20 поIn the case of a memory block control in the mode when multiple access to any address is not required, the number code from the driver 11 is sent to the monitored block 20, it is recorded at the addresses of the monitored array from the initial one specified by the transmitter 4 to the final number determined by the counter 2 and specified in the register 5. The change of the address code is performed by the counter 2, at the input of which from block 1 signals are received that accommodate the change of the address code by plus one. After writing the information on the entire array, the signal from the comparison circuits 8 is allowed to read the information from block 20 to
тому же массиву, по которому производилась запись. Считыванна информаци поступает на схему 10 сравнени , где она сравниваетс , в зависимости от цикла проверки, определ емого счетчиком 12 и пор дковог номера адреса массива, определ емого счетчиком 2, с кодом числа, хранимым в регистре 9 числа или с кодом , установленным на датчике 6.the same array, which was recorded. The read information enters the comparison circuit 10, where it is compared, depending on the verification cycle determined by the counter 12 and the order of the array address number determined by the counter 2, with the code of the number stored in the register 9 of the number or with the code installed on the sensor 6
Управление кодом числа при сравнении производитс блоком 8, запуск которого осуществл етс по сигналу поступающему со схемы 13 сравнени при совпадении кода адреса, по.ступающего со счетчика 2,и номера цикла проверки, который фиксируетс счетчиком 12. При этом с выхода формировател 15 на вход элемента И 17 поступает потенциал, разрешающий передачу кода адреса с выхода счетчика 2 через элемент ИЛИ 18 на схему 13 сравнени .When comparing, the number code is controlled by the block 8, which is started according to the signal received from the comparison circuit 13 when the address code from the counter 2 matches the number and the check cycle number, which is recorded by the counter 12. At the same time, the output of the driver 15 is input element And 17 receives the potential that allows the transmission of the address code from the output of the counter 2 through the element OR 18 to the comparison circuit 13.
При отрицательном результате сравнени записанной и считанной из блока 20 информации по сигналу, поступающего со схемы 10 сравнени на вход блока 1, работа устройства прекращаетс и фиксируетс неисправный адрес и разр д.If the comparison result is negative, the information recorded and read from the block 20 by the signal coming from the comparison circuit 10 to the input of the block 1, the operation of the device is stopped and the faulty address and the bit is fixed.
При контроле сохранности записанной в блоке 20 информации . при многократном обращении к соседним чейкам накопител блока пам ти устройство переводитс в режим Долблени е с помощью формировател 15.When monitoring the security recorded in block 20 information. When the neighboring cells of the memory storage unit are repeatedly accessed, the device is transferred to the Slotting mode using the imaging unit 15.
При этом работа устройства осуществл етс следующим образом.In this case, the operation of the device is carried out as follows.
Производитс запись Информации, например, нулевой из регистра 9 числа через формирователь 11 в провер емый блок 20 по адресам от начальног определ емого датчиком 4,измен емого с помощью счетчика 2 до конечного, определ емого схемой 8 сравнени пр совпадении содержимого с.четчйка 2 и регистра 5, Код адреса формируетс формирователем 3 и поступает в провер емый блок 20. После записи кодаInformation is recorded, for example, the zero number from register 9 through shaper 11 to the checked block 20 at addresses from the head detected by sensor 4, modified by counter 2 to the final one determined by circuit 8 comparing if the contents of the cell meter 2 and register 5, the address code is generated by shaper 3 and enters the checked block 20. After writing the code
О, ..О по.всему массиву накопител сигнгш, поступакэдий со схемы 8 сравнени на вход формировател 15, производит переключение его в режим Дробление. Сигнал, поступающий с выхода формировател 15, разрешает работу элемента 16, который запрещает обращение к некоторым адресам провер емого блока 20, например к четным адресам. При этом по нечетным адресам, поступающим в блок 20, про10 изводитс запись кода долблени заданИ&га на даГч:йП1Ш б , например, кода 1.. . 1.Управление формирователем 11 производитс сигналом,поступающим через элемент ИЛИ 19 с выхода формиро15 вател 15.Этот же сигнал запрещает передачу на формирователь 11 кода числа сигналов с выхода блока 1.Oh, ..On the whole array of the sggsh accumulator, the output from the comparison circuit 8 to the input of the imaging unit 15, switches it to the Crushing mode. The signal coming from the output of the imaging unit 15 permits operation of the element 16, which prohibits accessing some addresses of the tested block 20, for example, to even addresses. At the same time, at the odd addresses arriving at block 20, the slot code is written to set the & ga to dAH: P1ShB, for example, code 1. ... 1. The driver 11 is controlled by a signal coming through the OR element 19 from the driver 15 output. The same signal prevents the code of the number of signals from the output of block 1 from being transmitted to the driver 11.
После записи кода долблени по всем нёчётньйй ад1эёсам по сигналу, 20 поступающему с выход 8 сравнени , производитс изменение состо ни счетчика 12, выполн ющего при этом роль счётчика количества долблений , и запись кода долблени пов5 тер етс по всем нечетным адресам столько раз, пока код счетчика циклов совпадает с кодом количества долблений, установленным на регистре 7, поступающим через элемент ИЛИ 18 на схему 13 сравнени . Схема 13 срав0 нени вырабатывает сигнал, который устанавливает счетчик 12 в нулевое состо ние и поступает,на вход формировател 15. Сигнал с выхода формировател разрешает блокировку нечет5 ных адресов провер емого блока 20. При этом формирователь 3 формирует четные адреса, по которым производитс считывание информации из провер емого блока 20.After recording the slot code for all odd clients, the signal received from output 8 of the comparison signal 20 changes the state of the counter 12, which performs the role of the slot number counter, and the slot code is written to all odd addresses as many times as the code the cycle counter coincides with the code of the number of chipping, set on register 7, coming through the OR element 18 to the comparison circuit 13. The comparison circuit 13 generates a signal that sets the counter 12 to the zero state and enters the input of the generator 15. The signal from the driver of the generator allows the blocking of odd addresses of the block being checked 20. At this, the driver 3 generates even addresses that are used to read information from checked block 20.
00
Считанна информаци поступает на схему 10 сравнени , и сигнал с блока 14 разрешает сравнение считанной информации с информацией, хран щейс в регистре 9 числа. При отрицательном результате сравнени производитс The read information is fed to the comparison circuit 10, and the signal from block 14 permits comparing the read information with the information stored in the 9th number register. If negative, the comparison is made
5 останов работы, устройства. При положительном результате сравнени формирователь 15 формирует сигналы, по которым производитс повторна запись кода, хран щегос в регистре 9 числа, 5 stop work, device. If the comparison result is positive, shaper 15 generates signals that are used to rewrite the code stored in register 9,
0 например О... О, по всему массиву долбление кодом 1...1 по четным адресам провер емого блока 20 и считывание со сравнением информации По нечетным адресам;0 for example, O ... O, over the entire array, slotting with codes 1 ... 1 at even addresses of the scanned block 20 and reading with comparison of information At odd addresses;
5five
Таким образом, закончен контроль сохранности кода 0...О в любой чейке накопител блока 20 при многократной записи кода 1...1 в сосед0 ние чейки. После этого по сигналу, поступающему с выхода формировател 15, производитс изменение кода в регистре 9 числа, например на код 0...01 или 1...1, установленный в Thus, the control of preservation of code 0 ... O in any cell of the accumulator of block 20 was completed with repeated recording of code 1 ... 1 into the next cell. After that, the signal from the output of the imaging unit 15 changes the code in the 9th number register, for example, the code 0 ... 01 or 1 ... 1, which is set to
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792723796A SU783855A1 (en) | 1979-01-29 | 1979-01-29 | Storage testing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792723796A SU783855A1 (en) | 1979-01-29 | 1979-01-29 | Storage testing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU783855A1 true SU783855A1 (en) | 1980-11-30 |
Family
ID=20809852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792723796A SU783855A1 (en) | 1979-01-29 | 1979-01-29 | Storage testing device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU783855A1 (en) |
-
1979
- 1979-01-29 SU SU792723796A patent/SU783855A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU783855A1 (en) | Storage testing device | |
| SU840817A1 (en) | Device for diagnosis of automatic control system | |
| SU584338A1 (en) | Device for checking permanent memory units | |
| SU883976A2 (en) | Self-checking storage | |
| RU2019034C1 (en) | Error detector | |
| SU841061A1 (en) | Storage unit testing device | |
| SU1660050A1 (en) | Device for checking data stored on a magnetic medium | |
| SU1302321A1 (en) | Sequential buffer storage with self-checking | |
| SU830587A1 (en) | Self-checking storage device | |
| SU610180A1 (en) | Device for automatic check of storage modules | |
| SU723676A1 (en) | Permanent storage checking device | |
| SU1265859A1 (en) | Device for checking blocks of internal memory | |
| SU748303A1 (en) | Device for functional testing of integrated circuits with memory function | |
| SU940240A1 (en) | Storage unit testing device | |
| SU413530A1 (en) | ||
| SU587502A1 (en) | Storage protection device | |
| SU1019492A1 (en) | Buffer storage with self check | |
| SU809399A1 (en) | Fixed storage unit testing device | |
| SU763974A1 (en) | Memory unit checking device | |
| SU407398A1 (en) | ||
| SU1270799A1 (en) | Device for checking memory blocks | |
| SU656109A1 (en) | Storage unit checking device | |
| SU329578A1 (en) | MAGNETIC STORAGE DEVICE | |
| SU830586A2 (en) | Storage device testing arrangement | |
| SU918975A1 (en) | Device for checking memory units |