SU758552A1 - Device for discriminating recurrent signal with error correction - Google Patents

Description

{54)УСТРОЙСТВО ВВДЕЛЕНИЯ РЕКУРРЕНТНОГО СИГНАЛА С ОБНАРУЖЕНИЕМ ОШИБОК{54) RECRUITMENT SIGNAL DEVICE WITH ERROR DETECTION

1one

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи двоичной информации.The invention relates to telecommunications and can be used in binary data transmission systems.

Известно устройство выделени  рекурентного сигнала с обнаружением ошибок, содержащее последовательно соединенные переключатель режимов работы, блок проверки на рекуррентность , селектор и элемент И, выход которого подключен к одному из входов переключател  режиМов работы, управл ющий вход которого соединен с выходом реверсивного счетчика и другим входом элемента И, причем другой выход блока проверки на рекуррентность подключен к другому вхо ду переключател  режимов работы и первому входу блока сравнени , к второму входу которого подключен другой выход переключател  режимов работы 1 .A device for extracting a recurrent signal with error detection is known, containing a series-connected mode switch, a recurrence checker, a selector and an element whose output is connected to one of the inputs of the operation mode switch, the control input of which is connected to the output of the reversible counter and the other input of the element And, moreover, another output of the recurrence checker is connected to another input of the operation mode switch and the first input of the comparison unit, to the second input of which key of another output of the switch operating modes 1.

Однако, известное устройство имеет невысокую, точность выделени  рекуррентного синхросигнала.However, the known device has a low, accuracy in the selection of a recurrent clock signal.

Цель изобретени  - повышение точности выделени  рекуррентного синхросигнала .The purpose of the invention is to improve the accuracy of the selection of the recurrent clock signal.

Дл  этого в устройство выделени  рекуррентного сигнала с обнаружением .ошибок, содержащее последовательноFor this purpose, in the device for extracting a recurrent signal with the detection of errors, containing successively

соединенные переключатель режимов , работы, блок проверки и рекуррентность , селектор и элемент И, выход которого подключен к одному из входов переключател  режимов работы, управл ющий вход которого соединен с выходом реверсивного счетчика и другим входом элемента И, причем выход блока проверки на рекуррентность подключен к другому входу переключател  режимов работы и первому входу блока сравнени , к второму входу которого подключен другой выход переключател  режимов работы, введены последовательно соединенные дополнительный переключатель, анализатор ошибок, счетчик и выходной формирователь , при этом к двум другим входам вЪкюдного формировател  подключены соответственно выход дополнительного переключател  и выход элемента И, который соединен с другим входом счетчика и с одним из входов дополнительного переключател , к другим входам которого подключены соответственно выход счетчика, выход блока сравнени  и один из выходов анализатора ошибок, другой выход которого подключен к соответствующему входу реверсивного счетчика. На чертеже представлена структу на  электрическа  схема предлагаем го устройства. Устройство содержит переключате 1 режимов работы, блок 2 проверки рекуррентность, селектор 3, элемен 4, блок 5 сравнени , дополнительны переключатель-б, анализатор 7 ошиб реверсивный счетчик 8, счетчик 9 и выходной формирователь 10. Устройство работает следующим образом. Принимаема  последовательность двоичных символов через переключат 1 поступает в блок 2 проверки на р куррентность, в этом блоке, содерж регистр сдвига на к-разр дрв с то ами съема на сумматоры по модулю д ( в соответствии с многочленом Р{х) принимаемые символы провер ютс  на соответствие закону рекуррентного к да. Так, например, дл  Р{х) х + X + 1 уравнение проверки имеет вид i V5® где Xj- - принимаемые из канала св зи элементы последовательности; © - сложение по модулю два. Результаты проверки формируютс  в блоке 5 сравнени  и подсчитываютс  реверсивным счетчиком 8. Поскольку одиночный ошибочный элемент, проход  по к-значному регистру сдвига блока 2, образует на выходе блока 5 сравнени  к-разр дную последовательность из едини и нулей (причем вес этой последова тельности ), то нецелесообразно , чтобы кажда  единица сбрасывала счетчик 8 на к-тактов. Поэтому реверсивный счетчик 8 сбрасываетс  только первой единицей по вившейс , на выходе блока 5. А с помощью анализатора 7 продолжаетс  дальнейший анализ к-разр дного интервала рекуррентной последовательное ти. Если анализатор 7 определит, что последовательность, образованна  на выходе блока 5, по своей кон фигурации соответствует одиночной ошибке, то реверса счетчика 8 боль ше не происходит. Это обуславливае с  отсутствием необходимости исключать из анализа рекуррентной последовательности интервал, превышающий к-разр дов, поскольку ошибочный эле мент, обеспечивший реверс счетчика на к-тактов, успеет выйти из регист ра блока 2 до того, как счетчик 8 отсчитает сброшенные к-разр дов. Если анализатор 7 определит наличие пакета ошибки на интервале к-разр д то на св.оем втором выходе выдает си нал, который одновременно закроет переключатель б, включит в работу счетчик 9 и обеспечит реверс счетчи ка 8 еще на V тактов (где V 0 ,1, 2 Величина V выбираетс  из условий обеспечени  требуемой достоверности выделени  синхросигнала. Дополнительный реверс счетчика 8 обусловлен тем, что последний искаженный элемент пакета ошибки не успеет выйти из регистра блока 2 проверки на рекурректность до того, как счетчик отсчитает k тактов, прибавленные ранее. Блокировка выхода блока 5 необходима дл  исключени  нежелательного воздействи  последнего искаженного разр да пакета на анализатор 7, поскольку каждый оишбочный элемент последовательности влечет размножение ошибок на выходе блока 5. Дальнейший анализ продолжаетс  по сигналу переполнени  счетчика 9 (емкость счетчика равна к), который подключает выход блока 5 ко входу анализатора 7 ошибок. Таким образом, анализатор 7 продолжит анализ рекуррентной последовательности после того, как последний искаженный знак пакета ошибки выйдет из регистра блока 2 проверки на рекуррентность . По окончании зачетного участка рекуррентной последовательности происходит срабатывание счетчика 9. В этом случае импульс переполнени  счетчика 9, воздейству  на переключатель 1, отключает поступление элементов синхросигнала из канала св зи и переводит регистр сдвига блока 2 в автономное генерирование рекуррентной последовательности. Селектор 3, подключенный к блоку 2 проверки на рекуррентность, при достижении селектируемой k-значной комбинации , через элемент И 4 выдает фазирующий сигнал. Этот сигнал возвращает устройство в исходное состо ние , размыка  цепь обратной св зи блока 2 через переключатель 1 режимов работы и сбрасыва  счетчик 8 до нул . Дл  уменьшени  ложной синхронизации в устройстве производитс  дополнительна  проверка на точность выделени  синхросигнала. Это осуществл етс  путем поэлементного сравнени  на блоке 5 генерируемых блоком 2 двоичных знаков с последними k-разр дами рекуррентной последовательности, поступающей из канала св зи. Поэтому дл  определени  начала сравнени  селектор 3 настраиваетс  не на последнюю k-значную комбинацию рекуррентной последовательности, а на комбинацию , следуемую на k-разр дов раньше (предыдущую). Сигнал с селектора 3 через элемент И включает счетчик 9 (в данном случае он определ ет конец вьщелени  синхросигнала ) , а блок 5 сравнени  соедин ет со входом -устройства. Результат сравнени  поступает на вход выходного формировател  10, который в случаеconnected mode switch, operation, test and recurrence unit, selector and And element, the output of which is connected to one of the inputs of the operation mode switch, the control input of which is connected to the output of the reversible counter and another input of the And element, and the output of the recurrence check module is connected to Another input of the mode selector switch and the first input of the comparison unit, to the second input of which another output of the mode selector switch is connected, are connected in series with an additional jump a switch, an error analyzer, a counter and an output driver; in this case, the output of the additional switch and the output of the AND element, which is connected to another input of the counter and one of the inputs of the additional switch, are connected to two other inputs of the additional switch, to the other inputs of which are connected the output of the counter , the output of the comparison unit and one of the outputs of the error analyzer, the other output of which is connected to the corresponding input of the reversible counter. The drawing shows the structure of the electrical circuit of the proposed device. The device contains a switch of 1 operation modes, a recurrence checker unit 2, a selector 3, an element 4, a comparison unit 5, an additional switch-b, an analyzer 7 error reversing counter 8, a counter 9 and an output driver 10. The device operates as follows. The received sequence of binary symbols through switch 1 enters block 2 of checking for succession, in this block, contains the shift register by k-rac dv with removal on modulo e (according to the polynomial P {x), the received symbols are checked for compliance with the law of recurrence to yes. For example, for P (x) x + X + 1, the test equation is i V5® where Xj- are the elements of a sequence received from the communication channel; © is addition modulo two. The test results are generated in comparison block 5 and counted by the reversible counter 8. Since a single error element, passing through the k-value shift register of block 2, forms the comparison block 5 k-bit sequence of one and zero (the weight of this sequence) it is impractical for each unit to reset the counter to 8 cycles. Therefore, the reversible counter 8 is reset only by the first unit that occurred at the output of block 5. And with the help of the analyzer 7, further analysis of the k-bit interval of the recurrent sequential tee is continued. If the analyzer 7 determines that the sequence formed at the output of block 5 corresponds in its configuration to a single error, then the reverse of the counter 8 no longer occurs. This is due to the fact that there is no need to exclude an interval exceeding c-bits from the analysis of a recurrent sequence, since an erroneous element that reversed the counter on c-cycles will have time to leave the register of block 2 before the counter 8 counts down the discharged c-bits . If analyzer 7 determines the presence of an error packet in the C-bit interval, then a signal is output on its second output, which simultaneously closes the switch b, switches counter 9 into operation and provides counter 8 reversal for another V cycles (where V 0, 1, 2 The value of V is selected from the conditions for ensuring the required accuracy of the clock signal selection. An additional reverse of counter 8 is due to the fact that the last corrupted element of the error packet does not have time to leave the register of the recurrence check block 2 before the counter counts k cycles, Previously, blocking the output of block 5 is necessary to eliminate the undesirable effect of the last corrupted packet bit on the analyzer 7, since each sequence element in the sequence causes error to multiply at the output of block 5. Further analysis proceeds by the overflow signal of the counter 9 (the counter capacity is equal to k), which connects the output of block 5 to the input of the error analyzer 7. Thus, the analyzer 7 will continue the analysis of the recurrent sequence after the last corrupted error packet sign exits em from the register of block 2 checks for recurrence. At the end of the test section of the recurrent sequence, the counter 9 is triggered. In this case, the overflow pulse of the counter 9, acting on the switch 1, disables the input of the sync signal from the communication channel and converts the shift register of the block 2 to the autonomous generation of the recurrent sequence. The selector 3, connected to the recurrence check block 2, when reaching a selectable k-digit combination, outputs a phase signal through the AND 4 element. This signal returns the device to its original state, opening the feedback circuit of unit 2 through switch 1 of operation modes and resetting counter 8 to zero. In order to reduce false sync, the device performs an additional check on the accuracy of the clock signal selection. This is accomplished by element-wise comparison on block 5 generated by a block of 2 binary digits with the last k-bits of the recurrent sequence coming from the communication channel. Therefore, to determine the start of the comparison, the selector 3 is configured not to the last k-valued combination of the recurrent sequence, but to the combination followed by the k-bits before (the previous one). The signal from the selector 3 through the element And turns on the counter 9 (in this case, it detects the end of the clock signal), and the comparison unit 5 connects to the device input. The result of the comparison is fed to the input of the output driver 10, which in the case of

Claims (1)

Формула изобретенияClaim Устройство выделения рекуррентного 39 Сигнала с обнаружением ошибок, содержащее последовательно соединенные переключатель режимов работы,блок проверки на рекуррентность,селектор и элемент И, выход которого подключен к одному из входов переключателя режимов работы, управляющий вход которого соединен с выходом реверсивного счетчика и другим входом элемента И, при5 чем другой.выход блока проверки на рекуррентность подключен к другому входу переключателя режимов работы и первому входу блока сравнения, ко второму входу которого подключен .другой выход переключателя режимов ^υ работы, отличающеесяA device for selecting a recurrent 39 Error-detecting signal, comprising a series-connected operating mode switch, a recurrence check unit, a selector, and an I element, the output of which is connected to one of the inputs of the operating mode switch, the control input of which is connected to the output of the reversible counter and the other input of the And element , with a different one. The output of the recurrence check block is connected to the other input of the mode switch and the first input of the comparison block, to the second input of which .other output of the operation mode switch ^υ , different Фем, что, с целью повышения точности выделения рекуррентного сигнала, введены последовательно соединенные дополнительный переключатель, анализатор ошибок,счетчик и выходной формирователь,при этом к двум другим входам выходного формирователя подключены соответственно выход дополнительного переключателя и выход элемента И, который соединен с другим входом счетчика и с одним из входов дополнительного переключателя, к другим входам которого подключены соответственно выход счетчика, выход блока сравнения и один из выходов анализатора ошибок, другой выход которого подключен к соответствующему входу реверсивного счетчика.Fem, that, in order to improve the accuracy of extracting a recurrent signal, an additional switch, an error analyzer, a counter and an output driver are connected in series, while the output of the additional switch and the output of the And element, which is connected to the other input of the counter, are connected respectively to the other two inputs of the output driver and with one of the inputs of the additional switch, to the other inputs of which are connected respectively the counter output, the output of the comparison unit and one of the analyzer outputs o Ibok, another output of which is connected to the corresponding input of the reversible counter.