SU758167A1 - Цифровой знаковый коррелятор - Google Patents

Description

Изобретение предназначено для использования в информационно-измерительных системах, в системах автоматизации научных исследований.

Известен знаковый коррелятор, который содержит анализатор знака, со-, стоящий из соединенных последовательно амплитудно-импульсного модулятора, амплитудного селектора, формирователя импульсов [1] . Формирователь импуль10

сов соединен с одним из входов временного селектора, другой вход которого подключен к выходу триггера.

Сигнал с выхода селектора подается на блок 3 задержки, делитель частоты 15 ина один из выходов схемы И, вход которого подключен к счетчику импульсов. Выбором коэффициента деления делителя частоты определяется общее количество анализируемых импульсов 20 генератора.

За оценку вероятности совпадения знаков в таком корреляторе берут частное от деления количества совпавших · знаков на общее число знаков. Величи-*' на задержки при этом устанавливается кратной периоду следования импульсов генератора. За одну реализацию случайного процесса вычисляется одна ордината корреляционной функции при 30

фиксированном значении аргумента корреляционной функции. Оценкой норми- ’ рованной корреляционной функции является косинус от удвоенного значения вероятности совпадения знаков одной полярности.

Недостатками этого устройства являются низкая скорость определения ординат корреляционной функции, так как .вычисление всех точек корреляционной функции требует воспроизведения исходной реализации случайного процесса столько раз, сколько ординат необходимо определить а также невозможность определения знаковой вэаимокорреляционной функции, что ведет к ограничению области применения.

Известен многоканальный знаковый коррелятор, наиболее близкий к изобретению, содержащий два анализатора знака, блок запоминания знака, генератор импульсов, элементы И, элементы НЕ, счетчик-комяутатор и накопительные счетчики {2} .

Недостаток данного коррелятора

заключается в том, что, в основном,

объем оборудования определяется числом каналов коррелятора.

3

758167

Целью изобретения является упрощение устройства.

Это достигается тем, что в цифровой знаковый коррелятор, содержащий первый и второй анализаторы знака, входы которых являются соответственно первым и вторым входами устройства, триггер, первый установочный вход которого соединен с выходом второго анализатора знака, а второй подключен к выходу счетчика, тактовый генератор, выход которого соединен со входом счетчика и с первым входом элемента И, второй и третий входы которого подключены соответственно к выходам первого анализатора знака и триггера, введен блок памяти, информационный вход которого подключен к выходу элемента И, а адресные входы соединены с соответствующими разрядными выходами счетчика.

На чертеже представлена структурная схема цифрового знакового коррелятора .

Он содержит анализатор знака 1, вход которого является одним из входов устройства, а выход подключен к входу элемента И 2. Другой вход элемента И соединен с единичным выходом триггера 3. Выход элемента И соединен с управляющим входом блока памяти 4. Адресные входы блока памяти 4 соединены с соответствующими выходами счетчика 5. Второй анализатор знака 6, вход которого является вторым входом устройства, соединен с установочным входом триггера 3. Выход тактового генератора 7 соединен с третьим входом элемента И 2 и счетным входом счетчика 5.

В качестве анализатора знака используются компараторы. Блок памяти организован таким образом, что при поступлении сигнала на управляющий вход происходит увеличение на единицу содержимого ячейки памяти, номер которой указан на адресных входах

блока памяти. Остальные элементы схе- 45 №ΐ являются стандартными, серийно выпускаемыми промышленностью.

Коррелятор определяет количество совпавших знаков некоррелированных пар выборок знаков входных случайных процессов для всех ординат корреляционной функции за одну реализацию случайного процесса. Накопление количества совпадавших знаков соответствующих ординат корреляционной функ. ции происходит в блоке памяти.

Устройство работает следующим образом.

Тактовые импульсы, поступающие из генератора 7, производят занесение "единиц" в счетчик 5 и анализ совпадения знаков знаковых последовательностей процессов у(ι) с выхода анализатора знака 1 и χ(ΐ), хранящийся на

триггере 3. Счетчик 5 производит подсчет тактовых импульсов и управление

адресными входами блока памяти. Каждый раз, когда число тактовых импульсов совпадает с числом определяемых

5 ординат корреляционной функций., происходит установка в нулевое состояние счетчика 5 и выработка сигнала "переполнения" , который заносит знак процесса х(ι) с выхода компаратора 6 в 10 триггер 3. Анализ совпадения знаков входных процессов производится на элементе И 2. В случае совпадения

знаков вырабатывается сигнал, поступающий на управляющий вход блока па45 мяти 4 и производящий увеличение на "единицу" содержимого ячейки блока памяти 4, указанной счетчиком 5. Каждой ординате корреляционной функции соответствует одна ячейка блока па2θ мяти.

Рассмотрим работу схемы с момента выработки сигнала "переполнение"; По сигналу "переполнение" происходит за25 несение знака процесса χ(ι) в триггер 3, установка в нулевое состояние счетчика 5, причем производится анализ совпадения знаков у(г) и вновь запомненного χ(ί). В случае совпадения знаков происходит увеличение на "единицу" содержимого нулевой ячейки блока памяти, которая соответствует нулевому аргументу корреляционной функции. Следующий тактовый импульс 35 производит увеличение на "единицу" счетчика 5 и изменение содержимого первой ячейки памяти, которая будет соответствовать первому аргументу корреляционной функции. Последующие тактовые импульсы производят анализ совпадения знаков для следующих ординат корреляционной функции и увеличение на "единицу" содержимого соответствующих ячеек блока памяти. После Подсчета числа тактовых импульсов, равного числу ординат корреляционной функции, процесс накопления повторится вновь. Окончание анализа совпадений знаков входных случайных процес сов определяется тактовым генерато50 ром.

Claims (1)

1. формула изобретения

   Цифровой знаковый коррелятор, со55 держащий первый и второй анализаторы знака, входы которых являются соответственно первым и вторым входами коррелятора, триггер, первый установочный вход которого соединен с выходом второго анализатора знака, а 60 второй подключен к выходу счетчика, тактовый генератор, выход которого соединен со входом счетчика и с первым входом элемента И, второй и третий входы которого подключены соот65 ветственно к выходам первого анали5

   758167

   6

   затора знака и триггера, отличающий ся тем, что, с целью упрощения,в коррелятор введен блок памяти, информационный вход которого подключен к выходу элемента И, а адресные входы соединены с соответствующими разрядными выходами счетчика.