SU741459A1 - Method and device for analogue-digital conversion - Google Patents

Description

Изобретение относится к импульс-ной технике и может быть использовано в информационно-измерительных системах.The invention relates to a pulse technique and can be used in information-measuring systems.

Известен способ аналого-цифрово- 5 го преобразования, заключающийся в том, что входной сигнал в первом такте.интегрируют, а затем во втором такте за ряд последовательных шагов разряжают интегратор от источ- 10 ника опорного напряжения, полярность которого противоположна полярности измеряемого напряжения, а величина его меняется-в. каждом шаге интегрирования и выбирается сравнением 15 проинтегрированного входного сигнала с напряжением, определяющим вес каждого шага интегрирования. Ряд напряжений, определяющих количество шагов интегрирования и вес каждого 20 шага, является набором опорных уровней, Код преобразования определяют по количеству шагов и времени разряда каждого шага интегрирования [1].There is a method of analog-to-digital-5th conversion, namely, that the input signal in the first step is integrated, and then in the second step the integrator is discharged in a series of successive steps from the reference voltage source, the polarity of which is opposite to the polarity of the measured voltage, and its magnitude changes-in. each integration step and is selected by comparing 15 integrated input signal with a voltage that determines the weight of each integration step. A series of voltages that determine the number of integration steps and the weight of each 20 steps is a set of reference levels. The transformation code is determined by the number of steps and the discharge time of each integration step [1].

Устройство, реализующее способ, 25 содержит интегратор, задатчик опорных уровней, набор компараторов, определяющих сравнение проинтегрированного напряжения с набором опорных уровней, схему управления, ана- 30 лизирующую результат сравнения и подключающую с помощью входных клю- чей к входу интегратора соответствующие напряжения опорного уровня, а к генератору тактовых импульсов - разрядные счетчики.A device that implements the method 25 comprises an integrator, a reference level adjuster, a set of comparators determining the comparison of the integrated voltage with a set of reference levels, a control circuit that analyzes the comparison result and connects the corresponding reference level voltages to the integrator input using input keys, and to the clock generator - bit counters.

Недостатками способа являются малое быстродействие преобразования и конструктивная сложность его реализации, поскольку устройство содержит число компараторов, равное количеству опорных уровней, т. е. числу шагов интегрирования, которое, в конечном итоге, определяет быстродействие преобразователя.The disadvantages of the method are the low speed of the conversion and the structural complexity of its implementation, since the device contains the number of comparators equal to the number of reference levels, i.e., the number of integration steps, which, ultimately, determines the speed of the converter.

Известны и другие, более быстродействующие способы преобразования, например способ поразрядного уравновешивания, параллельного действия, комбинированного типа, однако они обладают меньшей точностью и помехоустойчивостью [2].There are other, more rapid conversion methods, for example, a method of bitwise balancing, parallel action, combined type, however, they have less accuracy and noise immunity [2].

Целью изобретения является повышение быстродействия преобразования и упрощение конструкции преобразователя.The aim of the invention is to increase the speed of conversion and simplify the design of the Converter.

Цель достигается тем, что входной сигнал интегрируют и в процессе интегрирования производят сравнение интегрируемого напряжения с напря жением опорных уровней с одновременным переключением ряда опорных уровней, по окончании интегрирования входного сигнала к входу интегратора подключают эталонное напряжение с полярностью входного сигнала и интегрируют его до ближайшего опорного уровня, по номеру которого и времени интегрирования эталонного сигнала определяют код преобразования.The goal is achieved in that the input signal is integrated and during the integration process the integrated voltage is compared with the voltage of the reference levels with the simultaneous switching of a number of reference levels, at the end of the integration of the input signal, the reference voltage with the polarity of the input signal is connected to the input and integrated to the nearest reference level whose number and integration time of the reference signal determine the conversion code.

Способ осуществляется с помощью устройства, включающего интегратор, выходом подключенный к вычитающему входу компаратора, суммирующий вход которого подключен к выходу смещенного цифроаналогового преобразователязадатчика опорных уровней, а выход к входу схемы управления, к выходам которой подключены ключ разряда интегратора и счетчики младших и старших разрядов, причем к выходу последнего подключены управляющие входы цифроаналогового преобразователя, •смещающий вход которого соединен с источником эталонного сигнала.The method is carried out using a device including an integrator, the output connected to the subtracting input of the comparator, the summing input of which is connected to the output of the offset digital-to-analog converter of the reference level sensor, and the output is to the input of the control circuit, to the outputs of which are connected the discharge key of the integrator and the counters of the lower and upper digits, the output of the latter is connected to the control inputs of the digital-to-analog converter, • the bias input of which is connected to the source of the reference signal.

На чертеже изображена функциональнай электрическая схема устройства для осуществления способа аналого-цифрового преобразования. Оно' содержит интегратор 1, к входу которого через коммутирующие ключи 2, 3 подключены соответственно источник измеряемого U* и эталонногоUg напряжений. Выход интегратора электрически соединен с вычитающим входом компаратора 4, суммирующий вход которого подключен к выходу цифроаналогового преобразователя 5, являющегося задатчиком опорных уровней; При этом смещающий вход преобразователя 5 электрически соединен с источником эталонного напряжения U_g . Выход компаратора подключен к входу схемы управления 6, к выходам которой подключены счетчик 7 старших разрядов, счетчик 8 младших разрядов, коммутирующие ключи 2 и 3, а также разрядный ключ 9, включенный параллельно интегрирующей емкости 10. Выход счетчика 7 электрически соединен с управляющими ключами задатчика опорных уровней 5. Выходной код снимается с прямых выходов счетчика 7 и инверсных выходов счетчика 8»The drawing shows a functional electrical diagram of a device for implementing the method of analog-to-digital conversion. It contains an integrator 1, to the input of which, through the switching keys 2, 3, the source of the measured voltage U * and the reference voltage Ug are connected, respectively. The integrator output is electrically connected to the subtracting input of the comparator 4, the summing input of which is connected to the output of the digital-to-analog converter 5, which is the master of the reference levels; Moreover, the bias input of the converter 5 is electrically connected to a reference voltage source U _g . The output of the comparator is connected to the input of the control circuit 6, to the outputs of which are connected a counter 7 of the high order bits, a counter 8 of the low order bits, switching keys 2 and 3, and also a bit key 9 connected in parallel with the integrating capacitance 10. The output of the counter 7 is electrically connected to the control keys of the setter reference levels 5. The output code is removed from the direct outputs of the counter 7 and the inverse outputs of the counter 8 "

В первом такте интегрирования на вход интегратора 1 через ключ 2 в течение времени Т* подается измеряемое напряжение (]·« · Ключи 3 и 9 щАй этом разомкнуты, счетчик 7 находится в состоянии ''нуль'¹, что соответствует коду ¹ '00' *, если сис тема расчитана на четыре опорных уровня. Количество уровней выбирается, исходя из требования к быстродейст вию преобразователя.In the first integration step, the measured voltage is applied to the input of the integrator 1 through the key 2 during the time T * (] · “· Keys 3 and 9 are open, counter 7 is in the state '' zero ' ¹ , which corresponds to code ¹ ' 00 ' * if the system is designed for four reference levels, the number of levels is selected based on the requirements for the speed of the converter.

Положение счетчика 7 определяет выходное напряжение с цифроаналогового преобразователя 5. Таким образом, в положении счетчика 7, рав ном нулю, с выхода преобразователя 5 на вход компаратора 4 подается напряжение, соответствующее первому опорному уровню-''00¹'. В ходе интегрирования входного сигнала выходное напряжение интегратора 1 сравнивается на компараторе 4 с выходным напряжением преобразователя 5 и, когда выходное напряжение интегратора превысит напряжение опорного уровня ''00 ' ' , компаратор срабатывает и выдает сигнал на схему управления б, которая переключает счетчик 7 в положение ''01'', в результате чего на выходе преобразователя 5 появляется напряжение, соответствующее второму опорному уровню ''01'', а компаратор возращается в исходное состояние.The position of the counter 7 determines the output voltage from the digital-to-analog converter 5. Thus, in the position of the counter 7, which is zero, the voltage corresponding to the first reference level, '' 00 ¹ ’, is supplied from the output of the converter 5 to the input of the comparator 4. During the integration of the input signal, the output voltage of the integrator 1 is compared on the comparator 4 with the output voltage of the converter 5 and, when the output voltage of the integrator exceeds the voltage of the reference level `` 00 '', the comparator is activated and generates a signal to control circuit b, which switches the counter 7 to position '' 01 '', as a result of which the voltage corresponding to the second reference level '' 01 '' appears at the output of the converter 5, and the comparator returns to its original state.

Указанный процесс с соответствующим ростом выходного напряжения интегратора и опорных уровней продолжается в течение времени Τ_χ. По окончании времени Τ_χ ключ 2 размыкается, а ключ 3 замыкается и на вход интегратора поступает эталонное напряжение, равное максимальному опорному уровню. Интегратор продолжает интегрировать эталонное напряжение с тем же знаком, что и входной сигнал. В то же время со схемы управления 6 на вход счетчика 8 начинает поступать тактовая частота. Когда напряжение на выходе интегратора 1 превысит напряжение, выставленное в момент окончания интегрирования входного сигнала, компаратор 4 срабатывает, схема управления размыкает ключ 3, отключает генератор тактовой частоты от входа счетчика 8 и через промежуток времени T_w в течение, которого происходит считывание показаний счетчиков 7 и 8, формирует импульс, который устанавливает счетчики в исходное состояние и замыкает ключ 9, интегрирующая емкость разряжается до нуля и система возвращается в исходное состояние.The indicated process with a corresponding increase in the output voltage of the integrator and reference levels continues for a time Τ _χ . At the end of time Τ _χ, key 2 is opened, and key 3 is closed and a reference voltage equal to the maximum reference level is supplied to the input of the integrator. The integrator continues to integrate the reference voltage with the same sign as the input signal. At the same time, from the control circuit 6, the clock frequency begins to arrive at the input of the counter 8. When the voltage at the output of the integrator 1 exceeds the voltage set at the moment of integration of the input signal, the comparator 4 is activated, the control circuit opens the key 3, disconnects the clock from the input of the counter 8 and after a period of time T _w during which the readings of the counters 7 and 8, generates a pulse that sets the counters to the initial state and closes the key 9, the integrating capacity is discharged to zero and the system returns to its original state.

Старшие разряды кода снимаются с прямых выходов счетчика 7, а младшиес инверсных выходов счетчика 8.The highest bits of the code are removed from the direct outputs of the counter 7, and the younger inverse outputs of the counter 8.

Claims (2)

Изобретение относитс  к импульсной технике и может быть использовано в информационно-измерительных системах. Известен способ аналого-цифрового преобразовани , заключающийс  в том, что входной сигнал в первом такте.интегрируют, а затем во второ такте за р д последовательных ша .гов разр жают интегратор от источника опорного напр жени , пол рност которого противоположна пол рности измер емого напр жени , а величина его мен етс ., в. каждом шаге интегрировани  и выбираетс  сравнением проинтегрированного входного сигналй с напр жением, определ ющим вес каждого шага интегрировани . Р д напр жений, определ ющих количество шагов интегрировани  и вес каждого шага,  вл етс  набором опорных уров ней. Код преобразовани  определ ют количеству шагов и времени разр да каждого шага интегрировани  1. Устройство, реализующее способ, содержит интегратор, задатчик опорных уровней, набор компараторов, определ юсцих сравнение проинтегрированного напр жени  с набором опор ных уровней, схему управлени , ана лизирующую результат сравнени  и подключающ то с помощью входных ключей к входу интегратора соответствующиз напр жени  опорного уровн , а к генератору тактовых импульсов - разр дные счетчики. Недостатками способа  вл ютс  малое быстродействие преобразовани  и конструктивна  сложность его реализации , поскольку устройство содержит число компараторов, равное количеству опорных уровней, т. е. числу шагов интегрировани , которое, в конечном итоге, определ ет быстродействие преобразовател . Известны и другие, более быстродействующие способы преобразовани , например способ поразр дного уравновешивани , параллельного действи , комбинированного типа, однако они обладают меньшей точностью и помехоустойчивостью 2. Целью изобретени   вл етс  повышение быстродействи  преобразовани  и упрощение конструкции преобразовател . Цель достигаетс  тем, что входной сигнал интегрируют и в процессе интегрировани  производ т сравнение интегрируемого напр жени  с напр жением опорных уровней с одновременным переключением р да опорных уровней , по окончании интегрировани  вхо ного сигнала к входу интегратора подключают эт-гшонное напр жение с по л рностью входного сигнала и интегрируют его до ближайшего опорного уровн , по номеру которого и времени интегрировани  эталонного сигнала определ ют код преобразовани . Способ осуществл етс  с помощью устройства, включающего интегратор, выходом подключенный к вычнтающему входу компаратора, суммирующий вход КОТОРОГО подключен к выходу смещенн го цифроаналогового преобразовател зад атчик а опорных уровней, а выход к входу схемы управлени , к выходам которой подключены ключ разр да интегратора и счетчики младших и ст ших разр дов, причем к выходу посл него подключены управл ющие входы цифроаналогового преобразовател , смещающий вход которого соединен с источником эталонного сигнала, На чертеже изображена функциональнай электрическа  схема устройства дл  осуществлени  способа аналого-цифрового преобразовани . Оно содержит интегратор 1, к входу которого через коммутирующие ключи 2, 3 подключены соответственно источник измер емого и и эталонногоUg напр жений. Выход интегратора электрически соединен с вычитающим входом компаратора 4, суммирующий вУчОД которого подключен к выходу цифроаналогового преобразовател  5,  вл  ющегос  задатчиком опорных уровней. При этом смещающий вход преобразовател  5 электрически соединен с источником эталонного напр жени  Ug Выход компаратора подключен к входу схемы управлени  б, к выходам которой подключены счетчик 7 старших разр дов, счетчик 8 младших раз дов, коммутирующие ключи 2 и 3, а также разр дный ключ 9, включенный параллельно интегрирующей емкости 1 Выход счетчика 7 электрически соеД {нен с управл ющими ключами задатч ка опорных уровней 5. Выходной код снимаетс  с пр мых выходов счетчика 7 и инверсных выходов счетчика 8 В первом такте интегрировани  на вход интегратора 1 через ключ 2 в течение времени Т подаетс  измер емое напр жение у„ . Ключи 3 и 9 njin этом разомкнуты, счетчик 7 находитс  в состо нии нуль, что соответствует коду 00, если сис тема расчитана на четыре опорных уровн . Количество уровней выбирает с , исход  из требовани  к быстроде ВИЮ преобразовател . Положение счетчика 7 определ ет выходное напр жение с цифроаналогового преобразовател  5. Таким образ .ом, в положении счетчика 7, равном нулю, с выхода преобразовател  5 на вход компаратора 4 подаетс  напр жение, соответствующее первому опорному уровню-ОС. В ходе интегрировани  входного сигнала выходное напр жение интегратора 1 сравниваетс  на компараторе 4 с выходным напр жением преобразовател  5 и, когда выходное напр жение интегратора превысит напр жение опорного уровн  00, компаратор срабатывает и выдает сигнал на схему управлени  б, котора  переключает счетчик 7 в положение 01, в результате чего на выходе преобразовател  5 по вл етс  напр жение, соответствующее второму опорному уровню 01, а компаратор возращаетс  в исходное состо ние. Указанный процесс с соответствующим ростом выходного .напр жени  интегратора и опорных уровней продолЖаетс  в течение времени Т, По окончании времени Т ключ 2 размыкаетс , а ключ 3 замыкаетс  и на вход интегратора поступает эталонное напр жение , равное максимальному опорному уровню. Интегратор продолжает интегрировать эталонное напр жение с тем же знаком, чтОИ входной сигнал. В то же врем  со схемы управлени  б на вход счетчика 8 начинает поступать тактова  частота. Когда напр жение на выходе интегратора 1 превысит напр жение, выставленное в момент окончани  интегрировани  входного сигнала, компаратор 4 срабатывает , схема управлени  размыкает ключ 3, отключает генератор тактовой частоты от входа счетчика 8 и через промежуток времени Тс { течение, которого происходит считывание показаний счетчиков 7 и 8, формирует импульс, который устанавливает счетчики в исходное состо ние и замыкает ключ 9, интегрирующа  емкость разр жаетс  до нул  и система возвращаетс  в исходное состо ние. Старшие разр ды кода снимаютс  с пр мых выходов счетчика 7, а младшиес инверсных выходов счетчика 8. Формула изобретени  1. Способ аналого-цифрового преобразовани , включающий интегрирование входного сигнала и сравнение его с набором опорных уровней, отличающийс  тем, что, с целью увеличени  быстродействи , сравнение с набором опорных уровней производ т одновременно с интегрированием входного сигнала, по окончании которого включают эталонный сигнал то.й же пол рности-и интегрируют его до следующего опорного уровн , по номеру которого и времени интегрировани  эталонного сигнала определ ют код преобразовани .The invention relates to a pulse technique and can be used in information-measuring systems. The known method of analog-digital conversion is that the input signal in the first cycle is integrated, and then in the second cycle for a series of consecutive diagrams, the integrator is discharged from the source of the reference voltage, the polarity of which is , and its magnitude varies., c. each integration step and is selected by comparing the integrated input signal with a voltage defining the weight of each integration step. The number of stresses defining the number of integration steps and the weight of each step is a set of reference levels. The conversion code is determined by the number of steps and the bit time of each integration step 1. A device that implements the method contains an integrator, a reference level setting unit, a set of comparators that determine the comparison of the integrated voltage with a set of reference levels, a control circuit, analyzing the comparison result and connecting the corresponding voltage of the reference level to the integrator input with the help of input keys, and bit counters to the clock pulse generator. The disadvantages of the method are the low conversion speed and the design complexity of its implementation, since the device contains a number of comparators equal to the number of reference levels, i.e. the number of integration steps, which ultimately determines the speed of the converter. Other faster conversion methods are known, for example, a counterbalanced, parallel action, combined type, but they have less accuracy and noise immunity 2. The aim of the invention is to improve the conversion speed and simplify the converter design. The goal is achieved by integrating the input signal and, in the process of integration, compare the integrated voltage with the voltage of the reference levels with simultaneous switching of a number of reference levels, after the integration of the input signal is completed, connect this voltage to the integrator input signal and integrate it to the nearest reference level, according to the number of which and the integration time of the reference signal, the conversion code is determined. The method is implemented using a device that includes an integrator whose output is connected to the comparator's subtracting input, the summing input of which is connected to the output of the offset digital-to-analogue converter and the reference level of the reference levels, and the output to the input of the control circuit, to the outputs of which the switch of the integrator and counters are connected Junior and senior bits, and the output of the last are connected to the control inputs of the digital-to-analog converter, the bias input of which is connected to the source of the reference signal. In the drawing of the image ene funktsionalnay electrical diagram of a device for carrying out the method of analog-digital conversion. It contains an integrator 1, to the input of which through the switching keys 2, 3 are connected, respectively, the source of the measured and reference Ug voltages. The integrator output is electrically connected to the subtractive input of the comparator 4, the sum of its controller is connected to the output of the digital-to-analog converter 5, which is the unit of reference levels. In this case, the bias input of the converter 5 is electrically connected to the reference voltage source Ug The comparator output is connected to the input of the control circuit b, the outputs of which are connected to the high-order counter 7, the low-order counter 8, switching keys 2 and 3, and also the bit 9, connected in parallel to the integrating capacitor 1; The output of the counter 7 is electrically connected {with the control keys of the reference level gauge 5. The output code is removed from the direct outputs of the counter 7 and the inverse outputs of the counter 8 In the first integration cycle The input of the integrator 1 through the switch 2 during the time T is applied to the measured voltage y ". The keys 3 and 9 of the njin are open, the counter 7 is in the zero state, which corresponds to the code 00, if the system is designed for four reference levels. The number of levels is chosen from, based on the requirement for fast VIS converter. The position of the counter 7 determines the output voltage from the digital-to-analog converter 5. Thus, at the zero position of the counter 7, from the output of the converter 5 to the input of the comparator 4, the voltage corresponding to the first reference level OC is applied. During the integration of the input signal, the output voltage of the integrator 1 is compared with the comparator 4 with the output voltage of the converter 5 and, when the output voltage of the integrator exceeds the voltage of the reference level 00, the comparator triggers and outputs a signal to the control circuit b, which switches the counter 7 into position 01, with the result that the voltage at the output of the converter 5 corresponds to the second reference level 01, and the comparator returns to the initial state. This process, with a corresponding increase in the output voltage of the integrator and reference levels, continues for a time T, At the end of time T, key 2 opens, and key 3 closes and a reference voltage equal to the maximum reference level arrives at the integrator input. The integrator continues to integrate the reference voltage with the same sign as the input signal. At the same time, a clock frequency begins to flow from the control circuit to the input of counter 8. When the voltage at the output of the integrator 1 exceeds the voltage set at the moment of the end of the integration of the input signal, the comparator 4 is activated, the control circuit opens the key 3, disconnects the clock frequency generator from the input of counter 8 and after a time Tc {the flow that the meter reads 7 and 8, generates a pulse, which sets the counters to the initial state and closes the key 9, the integrating capacity is discharged to zero and the system returns to the initial state. The upper bits of the code are removed from the direct outputs of counter 7, and the lower inverse outputs of counter 8. Claim 1. Analog-to-digital conversion method, which includes integrating the input signal and comparing it with a set of reference levels, in order to increase speed , comparison with a set of reference levels is made simultaneously with the integration of the input signal, after which the reference signal of the same polarity is included, and integrate it to the next reference level, according to which number and integration time of the reference signal is determined by the code conversion. 2. Устройство дл  осуществлени  способа по п. 1 включает интегратор , выход которого подключен к вычитающему входу компаратора, суммирующи вход которого подключен к выходу цифроаналогового преобразовател , а- выход - к входу блока управлени , к выходам которого подключены ключ разр да интегратора, счетчик младших разр дов и счетчик старших разр дов, к выходу которого подключены управ .л ющие входы цифроаналогового преобразовател , смещающий вход.которого соединен с источником эталонного сигнала.2. A device for carrying out the method according to claim 1 includes an integrator, the output of which is connected to the subtractive input of a comparator, the summing input of which is connected to the output of the digital-to-analog converter, and the output to the input of the control unit, the outputs of which are connected to the integrator bit switch bits and high-order counter, to the output of which are connected the control inputs of the digital-analog converter, the input bias of which is connected to the source of the reference signal. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination 1.Пр нишников В.А. Интегрирующие цифровые вольтметры посто нного тока , Л., Энерги , 1976, с. 49-53.1.Pr Nishnikov V.A. Integrating digital DC voltmeters, L., Energie, 1976, p. 49-53. 2.Бахтиаров Г.Д., Дикий С,А. Аналого-цифровые преобразователи, Зарубежна  радиоэлектроника , 1, 1975, с. 52-90 (прототип).2. Bakhtiarov GD, Wild C, A. Analog-to-Digital Converters, Zarubezhna Radioelectronics, 1, 1975, p. 52-90 (prototype).