SU741459A1 - Method and device for analogue-digital conversion - Google Patents
Method and device for analogue-digital conversion Download PDFInfo
- Publication number
- SU741459A1 SU741459A1 SU782677131A SU2677131A SU741459A1 SU 741459 A1 SU741459 A1 SU 741459A1 SU 782677131 A SU782677131 A SU 782677131A SU 2677131 A SU2677131 A SU 2677131A SU 741459 A1 SU741459 A1 SU 741459A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- voltage
- output
- integrator
- counter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относится к импульс-ной технике и может быть использовано в информационно-измерительных системах.The invention relates to a pulse technique and can be used in information-measuring systems.
Известен способ аналого-цифрово- 5 го преобразования, заключающийся в том, что входной сигнал в первом такте.интегрируют, а затем во втором такте за ряд последовательных шагов разряжают интегратор от источ- 10 ника опорного напряжения, полярность которого противоположна полярности измеряемого напряжения, а величина его меняется-в. каждом шаге интегрирования и выбирается сравнением 15 проинтегрированного входного сигнала с напряжением, определяющим вес каждого шага интегрирования. Ряд напряжений, определяющих количество шагов интегрирования и вес каждого 20 шага, является набором опорных уровней, Код преобразования определяют по количеству шагов и времени разряда каждого шага интегрирования [1].There is a method of analog-to-digital-5th conversion, namely, that the input signal in the first step is integrated, and then in the second step the integrator is discharged in a series of successive steps from the reference voltage source, the polarity of which is opposite to the polarity of the measured voltage, and its magnitude changes-in. each integration step and is selected by comparing 15 integrated input signal with a voltage that determines the weight of each integration step. A series of voltages that determine the number of integration steps and the weight of each 20 steps is a set of reference levels. The transformation code is determined by the number of steps and the discharge time of each integration step [1].
Устройство, реализующее способ, 25 содержит интегратор, задатчик опорных уровней, набор компараторов, определяющих сравнение проинтегрированного напряжения с набором опорных уровней, схему управления, ана- 30 лизирующую результат сравнения и подключающую с помощью входных клю- чей к входу интегратора соответствующие напряжения опорного уровня, а к генератору тактовых импульсов - разрядные счетчики.A device that implements the method 25 comprises an integrator, a reference level adjuster, a set of comparators determining the comparison of the integrated voltage with a set of reference levels, a control circuit that analyzes the comparison result and connects the corresponding reference level voltages to the integrator input using input keys, and to the clock generator - bit counters.
Недостатками способа являются малое быстродействие преобразования и конструктивная сложность его реализации, поскольку устройство содержит число компараторов, равное количеству опорных уровней, т. е. числу шагов интегрирования, которое, в конечном итоге, определяет быстродействие преобразователя.The disadvantages of the method are the low speed of the conversion and the structural complexity of its implementation, since the device contains the number of comparators equal to the number of reference levels, i.e., the number of integration steps, which, ultimately, determines the speed of the converter.
Известны и другие, более быстродействующие способы преобразования, например способ поразрядного уравновешивания, параллельного действия, комбинированного типа, однако они обладают меньшей точностью и помехоустойчивостью [2].There are other, more rapid conversion methods, for example, a method of bitwise balancing, parallel action, combined type, however, they have less accuracy and noise immunity [2].
Целью изобретения является повышение быстродействия преобразования и упрощение конструкции преобразователя.The aim of the invention is to increase the speed of conversion and simplify the design of the Converter.
Цель достигается тем, что входной сигнал интегрируют и в процессе интегрирования производят сравнение интегрируемого напряжения с напря жением опорных уровней с одновременным переключением ряда опорных уровней, по окончании интегрирования входного сигнала к входу интегратора подключают эталонное напряжение с полярностью входного сигнала и интегрируют его до ближайшего опорного уровня, по номеру которого и времени интегрирования эталонного сигнала определяют код преобразования.The goal is achieved in that the input signal is integrated and during the integration process the integrated voltage is compared with the voltage of the reference levels with the simultaneous switching of a number of reference levels, at the end of the integration of the input signal, the reference voltage with the polarity of the input signal is connected to the input and integrated to the nearest reference level whose number and integration time of the reference signal determine the conversion code.
Способ осуществляется с помощью устройства, включающего интегратор, выходом подключенный к вычитающему входу компаратора, суммирующий вход которого подключен к выходу смещенного цифроаналогового преобразователязадатчика опорных уровней, а выход к входу схемы управления, к выходам которой подключены ключ разряда интегратора и счетчики младших и старших разрядов, причем к выходу последнего подключены управляющие входы цифроаналогового преобразователя, •смещающий вход которого соединен с источником эталонного сигнала.The method is carried out using a device including an integrator, the output connected to the subtracting input of the comparator, the summing input of which is connected to the output of the offset digital-to-analog converter of the reference level sensor, and the output is to the input of the control circuit, to the outputs of which are connected the discharge key of the integrator and the counters of the lower and upper digits, the output of the latter is connected to the control inputs of the digital-to-analog converter, • the bias input of which is connected to the source of the reference signal.
На чертеже изображена функциональнай электрическая схема устройства для осуществления способа аналого-цифрового преобразования. Оно' содержит интегратор 1, к входу которого через коммутирующие ключи 2, 3 подключены соответственно источник измеряемого U* и эталонногоUg напряжений. Выход интегратора электрически соединен с вычитающим входом компаратора 4, суммирующий вход которого подключен к выходу цифроаналогового преобразователя 5, являющегося задатчиком опорных уровней; При этом смещающий вход преобразователя 5 электрически соединен с источником эталонного напряжения Ug . Выход компаратора подключен к входу схемы управления 6, к выходам которой подключены счетчик 7 старших разрядов, счетчик 8 младших разрядов, коммутирующие ключи 2 и 3, а также разрядный ключ 9, включенный параллельно интегрирующей емкости 10. Выход счетчика 7 электрически соединен с управляющими ключами задатчика опорных уровней 5. Выходной код снимается с прямых выходов счетчика 7 и инверсных выходов счетчика 8»The drawing shows a functional electrical diagram of a device for implementing the method of analog-to-digital conversion. It contains an integrator 1, to the input of which, through the switching keys 2, 3, the source of the measured voltage U * and the reference voltage Ug are connected, respectively. The integrator output is electrically connected to the subtracting input of the comparator 4, the summing input of which is connected to the output of the digital-to-analog converter 5, which is the master of the reference levels; Moreover, the bias input of the converter 5 is electrically connected to a reference voltage source U g . The output of the comparator is connected to the input of the control circuit 6, to the outputs of which are connected a counter 7 of the high order bits, a counter 8 of the low order bits, switching keys 2 and 3, and also a bit key 9 connected in parallel with the integrating capacitance 10. The output of the counter 7 is electrically connected to the control keys of the setter reference levels 5. The output code is removed from the direct outputs of the counter 7 and the inverse outputs of the counter 8 "
В первом такте интегрирования на вход интегратора 1 через ключ 2 в течение времени Т* подается измеряемое напряжение (]·« · Ключи 3 и 9 щАй этом разомкнуты, счетчик 7 находится в состоянии ''нуль'1, что соответствует коду 1 '00' *, если сис тема расчитана на четыре опорных уровня. Количество уровней выбирается, исходя из требования к быстродейст вию преобразователя.In the first integration step, the measured voltage is applied to the input of the integrator 1 through the key 2 during the time T * (] · “· Keys 3 and 9 are open, counter 7 is in the state '' zero ' 1 , which corresponds to code 1 ' 00 ' * if the system is designed for four reference levels, the number of levels is selected based on the requirements for the speed of the converter.
Положение счетчика 7 определяет выходное напряжение с цифроаналогового преобразователя 5. Таким образом, в положении счетчика 7, рав ном нулю, с выхода преобразователя 5 на вход компаратора 4 подается напряжение, соответствующее первому опорному уровню-''001'. В ходе интегрирования входного сигнала выходное напряжение интегратора 1 сравнивается на компараторе 4 с выходным напряжением преобразователя 5 и, когда выходное напряжение интегратора превысит напряжение опорного уровня ''00 ' ' , компаратор срабатывает и выдает сигнал на схему управления б, которая переключает счетчик 7 в положение ''01'', в результате чего на выходе преобразователя 5 появляется напряжение, соответствующее второму опорному уровню ''01'', а компаратор возращается в исходное состояние.The position of the counter 7 determines the output voltage from the digital-to-analog converter 5. Thus, in the position of the counter 7, which is zero, the voltage corresponding to the first reference level, '' 00 1 ’, is supplied from the output of the converter 5 to the input of the comparator 4. During the integration of the input signal, the output voltage of the integrator 1 is compared on the comparator 4 with the output voltage of the converter 5 and, when the output voltage of the integrator exceeds the voltage of the reference level `` 00 '', the comparator is activated and generates a signal to control circuit b, which switches the counter 7 to position '' 01 '', as a result of which the voltage corresponding to the second reference level '' 01 '' appears at the output of the converter 5, and the comparator returns to its original state.
Указанный процесс с соответствующим ростом выходного напряжения интегратора и опорных уровней продолжается в течение времени Τχ. По окончании времени Τχ ключ 2 размыкается, а ключ 3 замыкается и на вход интегратора поступает эталонное напряжение, равное максимальному опорному уровню. Интегратор продолжает интегрировать эталонное напряжение с тем же знаком, что и входной сигнал. В то же время со схемы управления 6 на вход счетчика 8 начинает поступать тактовая частота. Когда напряжение на выходе интегратора 1 превысит напряжение, выставленное в момент окончания интегрирования входного сигнала, компаратор 4 срабатывает, схема управления размыкает ключ 3, отключает генератор тактовой частоты от входа счетчика 8 и через промежуток времени Tw в течение, которого происходит считывание показаний счетчиков 7 и 8, формирует импульс, который устанавливает счетчики в исходное состояние и замыкает ключ 9, интегрирующая емкость разряжается до нуля и система возвращается в исходное состояние.The indicated process with a corresponding increase in the output voltage of the integrator and reference levels continues for a time Τ χ . At the end of time Τ χ, key 2 is opened, and key 3 is closed and a reference voltage equal to the maximum reference level is supplied to the input of the integrator. The integrator continues to integrate the reference voltage with the same sign as the input signal. At the same time, from the control circuit 6, the clock frequency begins to arrive at the input of the counter 8. When the voltage at the output of the integrator 1 exceeds the voltage set at the moment of integration of the input signal, the comparator 4 is activated, the control circuit opens the key 3, disconnects the clock from the input of the counter 8 and after a period of time T w during which the readings of the counters 7 and 8, generates a pulse that sets the counters to the initial state and closes the key 9, the integrating capacity is discharged to zero and the system returns to its original state.
Старшие разряды кода снимаются с прямых выходов счетчика 7, а младшиес инверсных выходов счетчика 8.The highest bits of the code are removed from the direct outputs of the counter 7, and the younger inverse outputs of the counter 8.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782677131A SU741459A1 (en) | 1978-10-23 | 1978-10-23 | Method and device for analogue-digital conversion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782677131A SU741459A1 (en) | 1978-10-23 | 1978-10-23 | Method and device for analogue-digital conversion |
Publications (1)
Publication Number | Publication Date |
---|---|
SU741459A1 true SU741459A1 (en) | 1980-06-15 |
Family
ID=20790554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782677131A SU741459A1 (en) | 1978-10-23 | 1978-10-23 | Method and device for analogue-digital conversion |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU741459A1 (en) |
-
1978
- 1978-10-23 SU SU782677131A patent/SU741459A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016056889A1 (en) | A successive approximation analog to digital converter and method for calibrating thereof | |
US5373292A (en) | Integration type D-A/A-D Conversion apparatus capable of shortening conversion processing time | |
SU741459A1 (en) | Method and device for analogue-digital conversion | |
JPH04345321A (en) | Dual slope integrating a/d converter | |
JPS63501671A (en) | Untrimmed 12-bit monotonic full capacitive A/D converter | |
JPS61109325A (en) | Analog-digital converter | |
SU1364999A1 (en) | Device for measuring parameters of sub x c sub x two-terminal networks incorporated in tri-pole closed electric circuit | |
SU746294A1 (en) | Multifunction analogue-digital signal energy parameter converter | |
SU911722A1 (en) | Analogue-digital converter | |
SU1182414A1 (en) | Apparatus for separation of alternating voltage direct component | |
SU879765A1 (en) | Analogue-digital conversion method | |
SU1695505A1 (en) | Method for conversion of code to analog signal and device to implement it | |
SU567206A1 (en) | Analogue-digital converter | |
SU762167A1 (en) | A-d converter | |
JPS60206324A (en) | Analog-digital converter | |
SU1188751A1 (en) | Discrete fourier transformer | |
SU966885A1 (en) | Successive approximation coding device | |
SU1107138A1 (en) | Function generator | |
SU1332535A1 (en) | Intergrating analog-to-digital converter | |
RU2058060C1 (en) | Analog-to-digital converter with intermediate voltage-to-pulse frequency changer | |
SU370719A1 (en) | ANALOG-DIGITAL CONVERTER | |
SU1665393A1 (en) | Function generator | |
SU789767A1 (en) | Digital measuring in balanced bridge | |
SU780188A1 (en) | Multichannel analogue-digital converter | |
SU1462232A1 (en) | Regulator |