SU1182414A1 - Apparatus for separation of alternating voltage direct component - Google Patents

Apparatus for separation of alternating voltage direct component Download PDF

Info

Publication number
SU1182414A1
SU1182414A1 SU823496153A SU3496153A SU1182414A1 SU 1182414 A1 SU1182414 A1 SU 1182414A1 SU 823496153 A SU823496153 A SU 823496153A SU 3496153 A SU3496153 A SU 3496153A SU 1182414 A1 SU1182414 A1 SU 1182414A1
Authority
SU
USSR - Soviet Union
Prior art keywords
integrator
output
voltage
time
block
Prior art date
Application number
SU823496153A
Other languages
Russian (ru)
Inventor
Валерий Александрович Медников
Александр Николаевич Порынов
Original Assignee
Куйбышевский Ордена Трудового Красного Знамени Авиационный Институт Им.Акад.С.П.Королева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Куйбышевский Ордена Трудового Красного Знамени Авиационный Институт Им.Акад.С.П.Королева filed Critical Куйбышевский Ордена Трудового Красного Знамени Авиационный Институт Им.Акад.С.П.Королева
Priority to SU823496153A priority Critical patent/SU1182414A1/en
Application granted granted Critical
Publication of SU1182414A1 publication Critical patent/SU1182414A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ВЬЩЕЛЕНИЯ ПОСТОЯННОЙ СОСТАБЛЯЩЕЙ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ, содержащее интегратор. первьй сигнальный вход которого соединен с входом устройства, блок 1шючей, сигнальный вход которого подключен к выходу интегратора, блок управлени , выходы которого соединены с управл ющими вxoдa и интегратора и блока ключей, отличающеес  тем, что, с целью повышени  точности и надежности работы , в него введены блок резистивных преобразователей напр жени  в ток, входы которого подключены к выходам блока ключей, а общий выход к второму сигнальному входу интегра§ тора, соединенного выходом с вь1кодом устройства. (ЛA DEVICE FOR THE ESTABLISHMENT OF A CONSTANT COMPOSITION VARIABLE VOLTAGE, containing an integrator. The first signal input of which is connected to the input of the device, a 1-block unit, the signal input of which is connected to the integrator's output, a control unit whose outputs are connected to the control input and the integrator and the key block, in order to improve the accuracy and reliability of It introduced a block of resistive voltage transducers into a current whose inputs are connected to the outputs of the key block, and a common output to the second signal input of an integrator connected by the output to the device's code. (L

Description

Изобретение относитс  к электро- (измерительной технике и предназначе но дл  использовани , например, в .установках технической диагностики по спектральному составу шумов с сокращенным объемом данных. Цель изобретени  - повышение точ ности и надежности работы путем выполнени  устройства без специальног гиперболического преобразовател  и блока выборки-хранени , характеризу ющихс  существенными погрешност ми преобразовани  и недостаточной эксплуатационной надежностью. На фиг. 1 представлена функциона на  схема предлагаемого устройства дл  выделени  посто нной составл ющей переменного напр жени ; на фиг. 2 - диаграммы напр жений, по с н ющие работу устройства. Устройство содержит интегратор 1 (фиг. 1) с операционным усилителем интегрирующим конденсатором 3, масштабньм резистором 4 и ключами 5 и 6, блок 7 ключей 8,1-8.п, блок 9 ре зисгивных преобразователей Ю. 1-10,п напр жешг  в ток и блок 11 управле12 , пину синхрош1задии, шину 14 сброса и выходную шину 15. Первьй сигнальньй вход интеграто ра 1 соединен с входом устройства (трсодна  шина 12 - шина нулевого тенциала)« Сигнальный вход блока 7 ключей 8.i-.n подключен к выходу интегратора 1. Входы блока 9 резистивных преобразователей 10.1-10.П напр жени  в ток подключены к вьиодам блока 7 ключей 8.1-8,п, а общий выход - к второму сигнальному входу интегратора 1. Выходы блока 11 управлени  соединены с управл ю цими входами интегратора 1 и блока 7 клю . чей 8.1-8.п. В исходном состо нии на пп1не 13 си11хронизации присутствует нулевой уровень, напр жени , а на иине 14 сброса - напр жение и,(фиг, 2,6) уровн  1. При этом на выходах бло ка 11 управлени  установлены напр жени  нулевого уровн , ключи 8,1-8, .блока 7 разомкнуты, ключ 5 интеграт ра 1 разомкнут, ключ 6 замкнут, кон денсатор 3 разр жен, напр жение на выкодной отсутствует, В момент tj уровень напр жени  н шине 14 сброса измен етс  с 1 на О, При этом ключ 6 размыкаетс . 142 однако напр жение на конденсаторе 3 и на выходной шине 15 сохран етс  нулевьм. В момент t, на шину 13 синхронизации подаетс  управл ющий импульс напр жени  (фиг. 2, в) уровн  1, который поступает на соответствующий вход блока 11 управлени  и на управл ющий вход ключа 5 интегратора 1. В течение времени действи  управл ющего импульса U,j длительностью Т tj - t, ключ 5 находитс  в замкнутом состо нии. При этом с момента t, исследуемый сигнал Ue; (фиг,) поступает с входной шины 12 устройства через масштабный резистор 4 и ключ 5 на вход операционного усилител  2 интегратора 1, выходное на-. пр жение U (фиг. 2 ж) которого с момента t измен етс  согласно вьфажению: V о сопротивление масштабного резистора 4; емкость интегрирующего кон- денса.тора 3: врем , отсчитанное от момента t| . По окончании действи  управл юще13 синхронина шине го импульса ключ 5 раэзации , т.е. с момента t и, на равмыкаетс . При этом напр жение v выходе интегратора 1 оказываетс  ным величине интеграла напр жени  сигнала за врем  усреднени  Т: - R7t и сохран етс  неизменным. Спуст  временной интервал .задержки окончани  управл ющего импульса U,, блок 11. управлени  с по замомента времени данной программе во времени формирует на своих выходах заправл ющие ко- . довые сигналы Uj, (,- U,,f (фиг, 2 г, д, е) - импульсы высокого уровн  напр жени  (уровн  1), которые поступают на управл ющие входы соответствующих ключей 8.1-8.П блока 7, В рвгзультате конденсатор 3 начинает разр жатьс  с момента tj через соответствующие врем задающие резисторы 10.1-10.П блока 9, подключаемые к конденсатору 3 соответствующими клю3 чами 8.1-8,п, Количество резисторов, необходимьк дл  разр да конденсатора 3 в первом временном интервале аппро ксимации it, t - tj (где t - МО мент времени окончани  первого интер вала аппроксимации), и их результирующее сопротивление определ ютс  ми нимумом погрешности аппроксимации гиперболической функции экспоненциальной в первом временном интервале аппроксимации At. С течением времени в каждом из последующих временных интервалов от tj 5 - t до ut t,- коммутируютс  согласно заданной программе работы блока 11 управлени  че рез соответствующие ключи 8.1-8,п блока 7 новые группы врем задающих резисторов 10.1-10,п обеспечива  новое значение общего разр дного сопротивлени  и, как следствие, новую посто нную времени разр да дл  конденсатора 3, определ емую как С, .R(k ) где R( 1с) общее сопротивление резисторов 10.1-10оП, подключенных между входом и выходом операционного усили тел  2 дл  К-го кода. При этом имеет место минимальна  погрешность аппроксимации гиперболической функции, экспоненциальной в каждом из соответствующих временньк интервалов а1троксимации к+э t k4 г Минимальное количество коммутируемых цепей п, величина сопротивлений резисторов отдельных цепей, программ работы блока 11 управлени , значение момента t, путем выбора величины ин / терзала задержки относительно мо 1А мента tj определ ют распределение величины посто нной времени разр дной цепи по времени и рассчитьтают из условий получени  на конденсаторе 3, а также на выходной шине 14 устройства кусочно-экспоненциального напр жени  It - tj 1 , - .л-йтс аппроксимирующего гиперболическое напр жение с минимальной погрешностью По окончании временного интернала , пропорционального времени усреднени  Т и отсчитанного от момента tj, на всех выходах блока 11 управлени  устанавливаютс  нулевые уровни напр жений. При этом все ключи 8.1-8.П блока 7 размыкаютс  и ковденсатор 3 сохран ет напр жение, соответствующее форм1фуемому гиперболически измен ющемус  напр жению в момент t t + kT. Это напр жение соответствует среднемузначению исследуемого сигнала Ug, При необходимости вьщелени  среднего значени  сигнала за другое врем  усреднени  или проведени  норого цикла усреднени  сигнала в другом интервале времени производитс  сброс напр жени  на конденсаторе 3, что реализуетс  путем подачи на шину 14 сброса в момент tu импУльса напр жени  3 с уровнем 1, который, поступив на управл ющий вход ключа 6, замыкает последний на врем  своего . действи . Таким образом, ввод тс  начальные нулевые услови  дл  операции интегрировани  сигнала на но- . вое врем  усреднени .The invention relates to electrical (measurement technology and is intended for use, for example, in technical diagnostics installations for the spectral composition of noise with a reduced data volume. The purpose of the invention is to improve the accuracy and reliability of operation by performing a device without a special hyperbolic converter and sampling unit storage, characterized by significant conversion errors and inadequate operational reliability. Fig. 1 shows the function of the proposed device va for isolating the dc component of the alternating voltage; Fig. 2 shows voltage diagrams for the operation of the device. The device contains an integrator 1 (Fig. 1) with an operational amplifier, an integrating capacitor 3, a large-scale resistor 4 and switches 5 and 6, block 7 of keys 8.1–8. P, block 9 of resistive converters Y. 1–10, n forcing into current and block 11 of control 12, pin of sync control, reset bus 14 and output bus 15. First integrator signal input 1 is connected to the input of the device (transceiver bus 12 - zero-potential bus) 7 keys 8.i-.n are connected to the output of integrator 1. The inputs of block 9 of resistive converters 10.1-10. Voltage to current are connected to the outputs of block 7 of keys 8.1-8, n, and the common output is connected to the second signal input of the integrator 1. The outputs of the control unit 11 are connected to the control inputs of the integrator 1 and the unit 7 key. whose 8.1-8.p. In the initial state, at the synchronization point 13, there is a zero level, the voltage, and on the reset source 14, a voltage and, (FIG. 2.6) level 1. At the outputs of the control unit 11, the voltage level 0 is set. 8.1-8, block 7 is open, key 5 of integrated 1 is open, key 6 is closed, capacitor 3 is discharged, no output voltage is available, At time tj, the voltage level on the reset bus 14 changes from 1 to O , In this case, the key 6 is opened. 142 however, the voltage on the capacitor 3 and on the output bus 15 remains zero. At time t, the control voltage pulse (Fig. 2, c) of level 1 is supplied to the synchronization bus 13, which is fed to the corresponding input of the control unit 11 and to the control input of the switch 5 of the integrator 1. During the operating time of the control pulse U , j duration T tj - t, key 5 is in the closed state. In this case, from the moment t, the signal under study Ue; (FIG.) comes from the input bus 12 of the device through the scale resistor 4 and the key 5 to the input of the operational amplifier 2 of the integrator 1, the output is. the voltage U (fig. 2 g) of which from the time t changes according to the expiration: V o the resistance of the scale resistor 4; capacitance of the integrating con- tract. 3: time counted from the time t | . Upon the completion of the control-13 action, the bus pulse synchronism is the key for 5 rasing, i.e. since t and, on ravmykats. In this case, the voltage v output of the integrator 1 is the value of the signal voltage integral during the averaging time T: - R7t and remains unchanged. After a time interval. The delay of the end of the control pulse U ,, block 11. the control with a time delay of this program in time generates a charging co-operation at its outputs. The coded signals Uj, (, - U ,, f (fig, 2 g, d, e) are high voltage level pulses (level 1), which are fed to the control inputs of the corresponding keys 8.1-8. Block 7, as a result the capacitor 3 starts to discharge from the moment tj after the corresponding time setting resistors 10.1-10. Block 9, connected to the capacitor 3 by the corresponding keys 8.1-8, n, The number of resistors needed to discharge the capacitor 3 in the first approximation time interval it , t - tj (where t is the MO time of the end of the first approximation interval), and their resultant Its resistance is determined by the minimum approximation error of the hyperbolic function exponential in the first time interval At approximation. Over time, in each of the subsequent time intervals from tj 5 - t to ut t, they are switched according to the specified key program of the control unit 11 through the corresponding keys 8.1 -8, n block 7 new groups of time of the setting resistors 10.1-10, n providing the new value of the total discharge resistance and, as a result, the new discharge time constant for capacitor 3, defined as C, .R (k) where R (1s) is the total resistance of the resistors 10.1-10оП connected between the input and output of the operating force of the body 2 for the K-th code. In this case, the minimum error of the approximation of the hyperbolic function that is exponential in each of the corresponding time intervals of the approximation to k + e t k4 g takes place. / t the delays with respect to Mo 1A ment tj determine the distribution of the magnitude of the constant time of the discharge circuit over time and calculate from the conditions of obtaining on the capacitor 3, and that on the output bus 14, the piecewise-exponential stress device It - tj 1, - .l-yts approximating a hyperbolic voltage with a minimum error. At the end of the time interval proportional to the time averaging T and counted from the time tj, all outputs of control unit 11 are set zero voltage levels. In this case, all keys 8.1–8. Unit 7 opens and the capacitor 3 maintains the voltage corresponding to the form of the hyperbolically varying voltage at t t + kT. This voltage corresponds to the average value of the signal under study Ug. If it is necessary to average the signal value for another time of averaging or performing a normal cycle of averaging a signal in a different time interval, the voltage on the capacitor 3 is reset, which is realized by applying a reset voltage to bus 14 3 with a level of 1, which, having entered the control input of the key 6, closes the latter for the time of its own. action In this way, initial zero conditions are introduced for the operation of integrating the signal into a nil. time averaging.

if6x1if6x1

-t-t

Риг..Rig ..

Claims (1)

УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ПОСТОЯННОЙ СОСТАВЛЯЮЩЕЙ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ, содержащее интегратор,.A device for isolating a DC component of an alternating voltage, comprising an integrator. первый сигнальный вход которого соединен с входом устройства, блок ключей, сигнальный вход которого подключен к выходу интегратора, блок управления, выходы которого соединены с управляющими входами интегратора и блока ключей, отличающееся тем, что, с целью повышения точности и надежности работы, в него введены блок резистивных преобразователей напряжения в ток, входы которого подключены к выходам блока ключей, а общий выход к второму сигнальному входу интегратора, соединенного выходом с выходом § устройства.the first signal input of which is connected to the input of the device, the key block, the signal input of which is connected to the output of the integrator, a control unit whose outputs are connected to the control inputs of the integrator and the key block, characterized in that, in order to improve the accuracy and reliability of operation, a block of resistive voltage-to-current converters, the inputs of which are connected to the outputs of the key block, and the common output is to the second signal input of the integrator, connected by the output to the output § of the device. Фиг.1Figure 1 SU,„> 1182414SU, „> 1182414
SU823496153A 1982-09-27 1982-09-27 Apparatus for separation of alternating voltage direct component SU1182414A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823496153A SU1182414A1 (en) 1982-09-27 1982-09-27 Apparatus for separation of alternating voltage direct component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823496153A SU1182414A1 (en) 1982-09-27 1982-09-27 Apparatus for separation of alternating voltage direct component

Publications (1)

Publication Number Publication Date
SU1182414A1 true SU1182414A1 (en) 1985-09-30

Family

ID=21030712

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823496153A SU1182414A1 (en) 1982-09-27 1982-09-27 Apparatus for separation of alternating voltage direct component

Country Status (1)

Country Link
SU (1) SU1182414A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 568150, кп. Н 03 Н 7/10, 1978. Авторское свидетельство СССР № 1073706, кл. G 01 R 19/00, 1980. I . *

Similar Documents

Publication Publication Date Title
GB2070364A (en) Converter
US3942173A (en) Offset error compensation for integrating analog-to-digital converter
US5886660A (en) Time-to-digital converter using time stamp extrapolation
US5923706A (en) Process for measuring phase jitter of a data signal
EP0740234B1 (en) Delta-T measurement circuit
SU1182414A1 (en) Apparatus for separation of alternating voltage direct component
JPH0820473B2 (en) Continuous period-voltage converter
EP0535124B1 (en) Analog-to-digital converter
GB2102226A (en) Analog to digital converter
SU1405116A1 (en) Method of integration a-d conversion
SU1457145A1 (en) Device for determining mean values of signals
SU741459A1 (en) Method and device for analogue-digital conversion
JPS62143524A (en) Digital/analog converter
SU1190271A1 (en) Apparatus for determining signal mean values (its versions)
SU1364999A1 (en) Device for measuring parameters of sub x c sub x two-terminal networks incorporated in tri-pole closed electric circuit
SU1381603A1 (en) Analog memory
SU1478144A1 (en) Pulse number meter in two alternating pulse trains
SU1695505A1 (en) Method for conversion of code to analog signal and device to implement it
SU1553990A1 (en) Functional generator
SU1242991A1 (en) Device for multiplying electrical signals together
SU1168874A1 (en) Variable-capacitance transducer
RU2028002C1 (en) Device to measure ratio of analog signals
SU1323985A1 (en) Digital meter of four-pole network gain factor
SU953590A1 (en) Phase shift to voltage converter
SU1638649A1 (en) Single-pulse amplitude converter