SU734662A1 - Information receiving device - Google Patents
Information receiving device Download PDFInfo
- Publication number
- SU734662A1 SU734662A1 SU782579038A SU2579038A SU734662A1 SU 734662 A1 SU734662 A1 SU 734662A1 SU 782579038 A SU782579038 A SU 782579038A SU 2579038 A SU2579038 A SU 2579038A SU 734662 A1 SU734662 A1 SU 734662A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- command
- signal
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electronic Switches (AREA)
Description
Изобретение относитс к вычислительной технике и предназначено дл приема команд , поступающих по каналу св зи в последовательном коде.The invention relates to computing and is intended to receive commands received over a communication channel in a serial code.
Известно устройство дл приема информации , содержащее элементы И, ИЛИ, НЕ, триггеры, блок синхронизации, выход которого соединен с первым входом элемента И, и преобразователь последовательного кода, включающий регистр сдвига, дещифратор и счетчик 1.A device for receiving information containing AND, OR, NOT, triggers, a synchronization unit, the output of which is connected to the first input of the AND element, and a serial code converter, including a shift register, decipher and counter 1, are known.
Однако это устройство не работоспособ- ю но в том случае, когда импульсы команды, поступающие по каналу св зи, не синхронны с внутренней частотой устройства.However, this device is not operational, but in the case when the command pulses coming through the communication channel are not synchronous with the internal frequency of the device.
Наиболее близким по технической сущности к изобретению вл етс устройство, содержащее блок синхронизации, выход которого соединен с первым входом блока прив зки частоты, второй вход которого вл етс коммутирующим входом устройства, коммутатор, соединенный с первым входом элемента И, выход которого соединен с ре- 20 гистром приема, запоминающий блок, элементы задержки, анализатор, формирователь управл ющих сигналов, мультиплексор , блок преобразовани сигнала подтверждени , блоки преобразовани сообщений, выбора сообщений, выбора режима, регистр сообщений 2.The closest in technical essence to the invention is a device comprising a synchronization unit, the output of which is connected to the first input of the frequency lock unit, the second input of which is the switching input of the device, a switch connected to the first input of the AND element, the output of which is connected to 20 reception gistrom, storage unit, delay elements, analyzer, driver of control signals, multiplexer, confirmation signal conversion unit, message conversion units, message selection, selection Mode, the register 2 messages.
Известные устройства обладают низкой достоверностью при приеме информации, так как не обеспечивают защиту как 6т приема ложной команды; так и от помех, возникающих в канале св зи, за счет того, что не обеспечиваетс сброс прин той команды, в которой число разр дов меньще заданного, в результате его в устройстве может накапливатьс ложна информаци , сброс принимаемой команды, в которой пропадает любой импульс, например,из-за воздействи помех в канале св зи, а также принимаемой команды, в которой по вл етс ложный импульс , возникающий, например, также под воздействием помех в канале св зи.Known devices have low reliability when receiving information, because they do not provide protection as a 6m reception of a false command; as well as from interference occurring in the communication channel, due to the fact that it is not possible to reset a received command, in which the number of bits is less than a given one, as a result of it, false information can accumulate in the device, resetting the received command, in which any impulse disappears For example, due to the influence of interference in the communication channel, as well as the received command, in which a false pulse appears, which also occurs, for example, under the influence of interference in the communication channel.
Цель изобретени - повышение достоверности pa6oTbi устройства.The purpose of the invention is to increase the reliability of the pa6oTbi device.
Поставленна цель достигаетс тем, что в устройство, содержащее блок синхронизации , выход которого соединен с первым входом элемента И и первым входом формировател управл ющих сигналов, второй вход которого подключен к входу устройства, и преобразователь последовательного кода.The goal is achieved by the fact that a device containing a synchronization unit, the output of which is connected to the first input of the element AND and the first input of the driver of control signals, the second input of which is connected to the input of the device, and a serial code converter.
первый вход которого соединен с первым выходом формировател управл ющих сигналов , выход подключен к выходу устройства, введены блок контрол принимаемой информации , блок настройки частоты, счетчик, триггер и два элемента ИЛИ, причем второй выход формировател управл ющих сигналов соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к первому выходу формировател управл ющих сигналов, а выход соединен с первыми входами блока контрол принимаемой информации и счетчика, второй вход которого подключен к выходу элемента И, выход счетчика через блок настройки частоты соединен со вторыми входами преобразовател последовательного кода и блока контрол принимаемой информации, выход которого подключен к третьему входу преобразовател последовательного кода и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом преобразовател последовательного кода, выход второго элемента ИЛИ подключен к нулевому входу триггера, единичный вход которого соединен с третьим выходом формировател управл ющих сигналов, единичный выход триггера подключен ко второму входу элемента И и третьему входу блока контрол принимаемой информации. Кроме того, блок контрол принимаемой информации содержит счетчик контрол , элемент задержки, элементы И и ИЛИ, причем первый вход счетчика контрол через элемент задержки, соединен с первым входом блока и первым входом элемента И, второй вход которого подключен к третьему входу блока, третий вход соединен с первым выходом счетчика контрол , второй вход которого подключен ко второму входу блока , а второй выход соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу элемента И, выход соединен с выходом блока; блок настройки частоты содержит коммутационное поле, дещифратор и узел сравнени , причем выход коммутационного пол соединен с первым входом узла сравнени , второй вход которого через дещифратор подключен ко входу блока выход узла сравнени соединен с выходом блока.the first input of which is connected to the first output of the control signal generator, the output is connected to the device output, the received information monitoring unit, the frequency setting unit, the counter, the trigger and two OR elements are entered, and the second control signal generator output is connected to the first input of the first OR element , the second input of which is connected to the first output of the driver of control signals, and the output is connected to the first inputs of the control unit of the received information and the counter, the second input of which is connected to the output And the output of the counter, through the frequency setting block, is connected to the second inputs of the serial code converter and the control unit of the received information, the output of which is connected to the third input of the serial code converter and the first input of the second OR element, the second input of which is connected to the output of the serial code converter, output the second element OR is connected to the zero input of the trigger, the single input of which is connected to the third output of the control driver, the single output The trigger is connected to the second input of the AND element and the third input of the control unit of the received information. In addition, the control unit of the received information contains a control counter, a delay element, elements AND and OR, the first input of the control counter through the delay element connected to the first input of the block and the first input of the AND element, the second input of which is connected to the third input of the block, the third input connected to the first output of the control counter, the second input of which is connected to the second input of the block, and the second output connected to the first input of the OR element, the second input of which is connected to the output of the AND element, the output connected to the output of the block; The frequency setting unit contains a switching field, a decipher and a comparison node, the output of the switching field is connected to the first input of the comparison node, the second input of which is connected to the block input through the descrambler and the output of the comparison node is connected to the output of the block.
На чертеже изображена функциональна схема устройства.The drawing shows a functional diagram of the device.
Устройство содержит блок 1 синхронизации , выход которого соединен с первыми входами элемента И 2 и формировател 3 управл ющих сигналов, второй вход которого подключен к входу устройства 4, а первый выход соединен с первым входом преобразовател 5 последовательного кода и входом первого элемента ИЛИ 6, выход которого через счетчик 7, блок 8 настройки частоты и блок 9 контрол принимаемой информации подключен к первому входу второго элемента ИЛИ 10, второй вход котороГО соединен с выходом И устройства, а выход подключен к нулевому входу триггера 12.The device contains a synchronization unit 1, the output of which is connected to the first inputs of the AND 2 element and the driver 3 of the control signals, the second input of which is connected to the input of the device 4, and the first output is connected to the first input of the serial code converter 5 and the input of the first OR 6 element, output through which the counter 7, the frequency setting block 8 and the control block 9 of the received information are connected to the first input of the second element OR 10, the second input of which is connected to the output of the device AND, the output is connected to the zero input of three Gera 12.
Блок 9 контрол принимаемой информации содержит счтечик 13 контрол , выходы которого соединены с элементом И 14 и элементом ИЛИ 15, элемент 16 задержки.Unit 9 of the control of the received information contains the counter 13 of the control, the outputs of which are connected to the element AND 14 and the element OR 15, the element 16 delay.
Блок 8 настройки частоты содержит коммутационное поле 7, выход которого соединен со входом узла 18 сравнени , другой вход которого подключен к выходу дещифратора 19.The frequency setting unit 8 comprises a switching field 7, the output of which is connected to the input of the comparison node 18, the other input of which is connected to the output of the decipheror 19.
Преобразователь 5 последовательного кода содержит коммутатор 20 приема, первый выход которого через элемент И 21 соединен с регистром 22, а второй выход подключен к элементу 23 задержки.The Converter 5 of the serial code contains the switch 20 reception, the first output of which through the element 21 is connected to the register 22, and the second output is connected to the element 23 of the delay.
Устройство работает следующим образом.The device works as follows.
Перед началом работы счетчик 7, триггер 12, элементы пам ти,-содержащиес в фopмиpoвaтeJ e 3 управл ющих сигналов, преобразователе 5 последовательного кода, блоке 9 контроо принимаемой информации, устанавливаютс в нулевое (исходное) состо ние (цепи установки элементов пам ти на чертеже не показаны).Before starting, the counter 7, trigger 12, memory elements, containing in the control signal e 3 control signals of the serial code converter 5, the control information block 9, are set to zero (initial) state (the circuit of the installation of memory elements in the drawing not shown).
Устройство начинает работать с момента поступлени команды по входу 4. Кажда команда представл ет из себ бинарную, требуемой длительности кодовую комбинацию (кодограмму) с пол рным признаком, где одна пол рность принимаетс за «единицу информации, а друга - за «ноль.The device begins to operate from the moment a command arrives at input 4. Each command is a binary one, of a required duration, a code combination (codogram) with a polar sign, where one polarity is taken as an information unit, and the other is zero.
Команда последовательным кодом поступает со входа 4 на второй вход формировател 3 управл ющих сигналов. Формирователь 3 управл ющих сигналов предназначен дл прив зки поступающих импульсов команды к внутренней частоте устройства, а также дл выработки кодовых и синхронизирующих импульсов и дл формировани сигнала «импульс прин т. При приеме каждого импульса команды положительной пол рности формирователь 3 управл ющих сигналов вырабатывает сигнал «кодовый импульс на первом выходе, что соответствует приему «единицы информации. При приеме каждого импульса команды отрицательной пол рности формирователь 3 управл ющих сигналов вырабатывает сигнал «синхронизирующий импульс на втором выходе, что соответствует приему нулевой информации . Сигнал «импульс прин т формирователь 3 управл ющих сигналов вырабатывает на третьем выходе каждый раз после выдачи либо синхронизирующего импульса, либо кодового.The serial code command comes from the input 4 to the second input of the driver 3 control signals. Shaper 3 control signals are designed to bind incoming command pulses to the internal frequency of the device, as well as to generate code and clock pulses and to generate a "pulse received" signal. When receiving each positive command pulse, the shaper 3 control signals generates a " the code pulse at the first output, which corresponds to the reception of “a unit of information. When each pulse of the negative polarity command is received, the driver of the control signals generates a signal "clock pulse at the second output, which corresponds to the reception of zero information. The pulse signal received by the driver of the control signal 3 generates at the third output each time after issuing either a clock pulse or a code one.
Рассмотрим работу устройства в случае, когда команда состоит из восьми разр дов, причем первый разр д команды представл ет из себ импульс, например, положительной пол рности. После анализа первого импульса ксмандь формирователь 3 управл ющих сигналов вырабатывает на первом вы ходе«кодовыи импульс, который поступает на первый вход преобразовател 5 последовательного кода и на второй вход первого элемента ИЛИ 6. Преобразователь 5 последовательного кода предназначен дл преобразовани последовательного кода команды в параллельный код. При поступлении первого импульса команды коммутатор 20 приема находитс в нулевом состо нии и вырабатывает на первом выходе сигнал, который открывает элемент И 21 таким образом , что первый «кодовый импульс записываетс в первый разр д регистра 22. Одновременно «кодо вый импульс через элемент ИЛИ 6 устанавливает счетчик 7 и счетчик 13 контрол в нулевое (исходное состо ние и открывает по первому входу элемент И 14. Однако элемент И 14 не срабатывает, так как на его втором выходе отсутствует сигнал разрешени , поступающий с единичного выхода триггера 12. После окончани кодового импульса формирователь 3 управл ющих сигналов вырабатывает на третьем выходе сигнал «импульс прин т, который устанавливает триггер 12 в единичное состо ние . Сигнал с единичного выхода триггера 12 открывает по второму входу элементы И 2 и 14. После этого импульсы с выхода блока 1 синхронизации через элемент И 2 начинают поступать на второй (счетный) вход счетчика 7, перевод его последовательно из одного состо ни в другое. Каждое состо ние счетчика 7 анализируетс в блоке 8 настройки частоты. При помощи блока 8 настройки частоты и счетчика 7 устанавливаетс временной интервал ожидани; прихода следующего импульса команды. Крайние значени этого временного интервала расчитываютс следующим образом. Точность измерени временного интервала зависит от внутренней частоты устройства , то есть от частоты следовани импульсов с выхода блока 1 синхронизации. При этом необходимо, чтобы внутренн частота устройства была больще частоты следовани импульсов команды. Блок 8 настройки частоты на основании анализа состо ни счетчика 7 вырабатывает сигналы в моменты времени, соответствующие минимальному и максимальному времени ожидани прихода следующего импульса команды. Так как в зависимости от внутренней частоты устройства частоты следовани импульсо1В команды и точности задани временного интервала ожидани значени измен ютс , то дл универсальности состо ние счетчика 7 устанавливаетс при помощи коммутационного пол 17. Коммутационное поле 17 может быть организовано при помощи переключателей или колодки с распа нными перемычками, или таким образом, что с его выхода на первый вход узла 18 сравнени поступают два числа. На второй вход узла 18 сравнени с выхода дещифратора 19 поступает позиционный код счетчика 7. Узел 18 сравнени формирует выходной сигнал только в том случае , когда состо ние счетчика 7 будет равно одному из чисел, установленных в коммутационном поле 17. В рассматриваемом случае, после того как счетчик 7 установитс в четвертое положение , на выходе узла 18 сравнени по витс сигнал. Этот сигнал устанавливает ком мутатор 20 приема в первое положение, при котором элемент И 21 открываетс таким образом , чтобы второй импульс команды записалс во второй разр д регистра 22. Одновременно сигнал с выхода узла 18 сравнени устанавливает счетчик 13 контрол в очередное первое положение. После этого снимаетс сигнал с первого выхода счетчика 13 контрол , соответствующий нулевому состо нию счетчика 13 контрол , и устройство готово к приему очередного , второго импульса команды. Если никаких искажений в линии св зи не происходит, то очередной импульс поступает в устройство по входу 4 в заданный интервал времени охлаждени . Предположим , что второй импульс команды имеет отрицательную пол рность. В этом случае формирователь 3 управл ющих сигналов вырабатывает сигнал на втором выходе. Этот сигнал через первый элемент ИЛИ 6 устанавливает счетчик 7 в исходное, нулевое положение . Кроме того, этот сигнал поступает на вход элемента 16 задержки и на первый вход элемента И 14. Однако элемент И 14 не срабатывает, так как на его третьем входе отсутствует сигнал разрешени с первого выхода счетчика 13 контрол . Через врем , необходимое дл выполнени выщеописанных операций, действие сигнала на втором выходе формировател 3 управл ющих сигналов заканчиваетс . Только после этого по вл етс сигнал на выходе элемента 16 задержки, который устанавливает счетчик 13 контрол в исходное, нулевое состо ние. Одновременно после окончани синхронизирующего импульса формирователь 3 управл ющих сигналов вырабатывает сигнал «импульс прин т на третьем выходе, который подтверждает единичное состо ние триггера 12. На этом заканчиваетс прием импульса команды отрицательной пол рности и в очередной разр д регистра 22 никака информаци не записываетс , и он остаетс в нулевом состо нии, что соответствует приему нулевой информации. После приема очередного, второго импульса команды, аналогично вышеописанному , счетчик 7 начинает отсчитывать импульсы , поступающие с выхода блока 1 синхронизации . Когда счетчик 7 устанавливаетс в четвертое состо ние, соответствующее временной метке, равной минимальному времени , срабатывает узел 18 сравнени . По сигналу с выхода узла 18 сравнени коммутатор 20 приема переходит в оечередное, второе положение, при котором элемент 21 открываетс таким образом, чтобы третий импульс команды записывалс в третий разр д регистра 22. Кроме этого, сигнал с выхода узла 18 сравнени поступает на второй вход счетчика 13 контрол , устанавлива его в первое состо ние. После этого устройство готово к приему очередного импульса команды. Прием очередных импульсов команды осуществл етс аналогично вышеописанному .Consider the operation of the device in the case where the command consists of eight bits, the first bit of the command being an impulse, for example, positive polarity. After analyzing the first pulse, the ksmandi shaper 3 control signals generates at the first you run a code pulse that goes to the first input of the serial code converter 5 and to the second input of the first element OR 6. Serial code converter 5 is designed to convert the serial command code to parallel code . When the first command pulse arrives, the receive switch 20 is in the zero state and produces at the first output a signal that opens the AND 21 element so that the first "code pulse is recorded into the first register bit 22. At the same time, the" code pulse through the OR 6 element sets counter 7 and counter 13 of the control to zero (the initial state and opens element 14 of the first input. However, element 14 does not work, because there is no enable signal at its second output coming from single output three 12. After the end of the code pulse, the control signal generator 3 generates at the third output a signal "pulse received, which sets trigger 12 into one state. Signal from single output of trigger 12 opens elements 2 and 14 on the second input. After that, pulses from the output of the synchronization unit 1 through the element I 2 begin to flow to the second (counting) input of the counter 7, transferring it sequentially from one state to another. Each state of counter 7 is analyzed in frequency setting block 8. Using the frequency setting block 8 and the counter 7, a waiting time interval is set; the arrival of the next impulse command. The extremes of this time interval are calculated as follows. The accuracy of the measurement of the time interval depends on the internal frequency of the device, i.e. on the pulse frequency from the output of the synchronization unit 1. In this case, it is necessary that the internal frequency of the device is greater than the pulse frequency of the command. The frequency setting unit 8, based on the analysis of the state of the counter 7, generates signals at times corresponding to the minimum and maximum waiting times for the next command pulse. Since, depending on the internal frequency of the device, the pulse frequency of the command 1B and the accuracy of setting the timeout interval, the values change, for universality, the state of the counter 7 is set using a switching field 17. The switching field 17 can be arranged using switches or a switchboard. jumpers, or in such a way that from its output two numbers arrive at the first input of the comparison node 18. To the second input of the comparison node 18, the position code of the counter 7 arrives from the output of the decimator 19. The comparison node 18 generates an output signal only when the state of the counter 7 is equal to one of the numbers set in the switching field 17. In the considered case, after as the counter 7 is set to the fourth position, a signal is output at the output of the comparison unit 18. This signal sets the reception switch 20 to the first position at which the element 21 21 opens so that the second command pulse is recorded in the second register bit 22. At the same time, the signal from the output of the comparison node 18 sets the control counter 13 to the next first position. After that, the signal from the first output of the monitor 13, corresponding to the zero state of the monitor 13, is removed, and the device is ready to receive the next, second command pulse. If there is no distortion in the communication line, then the next pulse enters the device via input 4 at a specified cooling time interval. Suppose the second command pulse has a negative polarity. In this case, the driver 3 of the control signals generates a signal at the second output. This signal through the first element OR 6 sets the counter 7 to the initial, zero position. In addition, this signal is fed to the input of the delay element 16 and to the first input of the And 14 element. However, the And 14 element does not work, since at its third input there is no enable signal from the first output of the control meter 13. After the time required to perform the operations described above, the effect of the signal at the second output of the driver 3 of the control signals is completed. Only after this does the signal appear at the output of the delay element 16, which sets the control counter 13 to the initial, zero state. At the same time, after the synchronizing pulse has ended, the control signal generator 3 generates a pulse signal received at the third output, which confirms the single state of trigger 12. This completes the reception of the negative polarity command pulse and does not record any information in the next register register 22, and it remains in the zero state, which corresponds to the reception of zero information. After receiving the next, second pulse command, as described above, the counter 7 begins to count the pulses coming from the output of the synchronization unit 1. When the counter 7 is set to the fourth state, corresponding to a time stamp equal to the minimum time, the comparison node 18 is triggered. According to the signal from the output of the comparison node 18, the receive switch 20 goes to an alternate, second position, in which the element 21 is opened so that the third command pulse is written to the third bit of the register 22. In addition, the output signal from the comparison node 18 goes to the second input counter 13 control, set it to the first state. After that, the device is ready to receive the next command pulse. The reception of successive command pulses is carried out as described above.
После приема последнего, в рассматриваемом случае восьмого импульса команды, коммутатор 20 приема по сигналу с выхода узла 18 сравнени устанавливаетс в исходное нулевое состо ние и вырабатывает сигнал на втором выходе. Этот сигнал поступает на выход 11 и его можно использовать дл организации считывани параллельного кода прин той команды из регистра 22 в оперативную пам ть. Одновременно сигнал со второго выхода коммутатора 20 приема через второй элемент ИЛИ 10 устанавливает триггер .12 в исходное нулевое состо ние. В результате этого снимаетс сигнал разрешени , поступающий на элементы И 2 и 14. Через врем , необходимое дл выполнени вышеописанных операций, по вл етс сигнал на выходе элемента 23 задержки, который устанавливает регистр 22 в исходное , нулевое состо ние. После этого устройство готово к приему следующей команды .After receiving the latter, in the considered case of the eighth pulse of the command, the receive switch 20 is set to the initial zero state by a signal from the output of the comparison node 18 and generates a signal at the second output. This signal arrives at output 11 and can be used to organize the reading of a parallel code of a received command from register 22 to a RAM. At the same time, the signal from the second output of the receive switch 20 through the second element OR 10 sets the trigger .12 to the initial zero state. As a result, the resolution signal is removed, arriving at AND 2 and 14. After the time required to perform the above operations, a signal appears at the output of delay element 23, which sets the register 22 to the initial, zero state. After that, the device is ready to receive the next command.
Рассмотрим работу устройства в случае приема ложной команды, в которой число разр дов меньше заданного.Consider the operation of the device in case of receiving a false command in which the number of bits is less than the specified one.
В качестве примера рассмотрим случай, когда в устройство поступила команда, состо ща только из семи разр дов (импульсов ), вместо заданной команды из восьми разр дов.As an example, let us consider the case when a command consisting of only seven bits (pulses), instead of a given command of eight bits, arrived at the device.
В этом случае все импульсы команды, поступающие в устройство аналогично вышеописанному , анализируютс и записываютс в регистр 22. После приема седьмого импульса команды счетчик 7 и счетчик 13 контрол устанавливаетс в нулевое состо ние и счетчик 7 начинает снова отсчитывать импульсы, поступающие с выхода блока 1 синхронизации. Когда счетчик 7 установитс в четвертое состо ние, срабатывает узел 18 сравнени . По сигналу с выхода узла 18 сравнени коммутатор 20 приема переходит в очередное, седьмое положение, при котором элемент И 21 открываетс таким образом , чтобы восьмой импульс команды был записан в восьмой разр д регистра 22. Кроме этого, сигнал с выхода узла 18 сравнени поступает на второй вход счетчика 13 контрол , устанавлива его в первое положение . Так как восьмой импульс команды отсутствует, то в течение всего времени ожидани очередного импульса команды формирователь 3 управл ющих сигналов никаких сигналов не вырабатывает.In this case, all command pulses entering the device as described above are analyzed and recorded in register 22. After receiving the seventh command pulse, counter 7 and control counter 13 are set to zero and counter 7 starts counting the pulses from the output of synchronization unit 1 again. . When the counter 7 is set to the fourth state, the comparison node 18 is triggered. By the signal from the output of the comparison node 18, the receive switch 20 moves to the next, seventh position, in which the element 21 opens so that the eighth command pulse is recorded in the eighth register bit 22. In addition, the output signal of the comparison node 18 goes to the second input of the counter 13 controls, setting it to the first position. Since the eighth command impulse is absent, during the entire waiting time of the next command impulse, the shaper 3 control signals do not generate any signals.
Поэтому счетчик 7 установитс в щестое состо ние. Так как на первый вход узла 18 сравнени с выхода коммутационного пол Therefore, the counter 7 is set to the generic state. Since the first input of node 18 is compared with the output of the switching floor
17 поступает позиционный код, соответствующий шестому состо нию счетчика 7, то узел 18 сравнени снова вырабатывает выходной сигнал. Сигнал с выхода узла 18 сравнени поступает на коммутатор 20 приема , перевод его в очередное состо ние.17, the position code corresponding to the sixth state of the counter 7 is received, then the comparison node 18 again produces an output signal. The signal from the output of the comparator node 18 arrives at the receive switch 20, putting it into the next state.
Кроме этого, по сигналу с выхода узла 18 сравнени счетчик 13 контрол устанавливаетс в нулевое состо ние и вырабатывает сигнал на втором выходе. Этот сигнал через элемент ИЛИ 15 устанавливает коммутатор 20 приема в исходное, нулевое состо ние и сбрасывает информацию, записанную в регистре 22. Одновременно сигнал со второго выхода счетчика 13 контрол через элементы ИЛИ 15 и 10 устанавливает триггер 12 в исходное, нулевое состо ние. После этого устройство готово к приему следующей команды.In addition, according to the signal from the output of the comparison node 18, the monitor counter 13 is set to the zero state and generates a signal at the second output. This signal through the element OR 15 sets the reception switch 20 to the initial, zero state and resets the information recorded in register 22. At the same time, the signal from the second output of the control meter 13 through the elements OR 15 and 10 sets the trigger 12 to the initial, zero state. After that, the device is ready to receive the next command.
Таким образом устройство обеспечивает сброс ложной команды, в которой число разр дов меньше, заданного, в результате чего обеспечиваетс защита от приема ложной информации.Thus, the device resets a false command, in which the number of bits is less than the specified one, as a result of which it is protected from receiving false information.
Рассмотрим работу устройства в случае приема команды, в которой из-за воздействи помех в канале св зи отсутствует четвертый импульс команды.Consider the operation of the device in the case of receiving a command in which, due to the effect of interference, there is no fourth command impulse in the communication channel.
В этом случае первые три импульса команды , поступающие в устройство, аналогично вышеописанному анализируютс и записываютс в регистр 22. После приема третьего импульса команды срабатывает узел 18 сравнени , выходной сигнал которого устанавливает коммутатор 20 приема в следующее третье состо ние.In this case, the first three command pulses entering the device, as described above, are analyzed and recorded in register 22. After receiving the third command pulse, the comparison node 18 is triggered, the output of which sets the receive switch 20 to the next third state.
Одновременно.ПО сигналу с выхода узла 18 сравнени счетчик 13 контроо устанавливаетс в первое состо ние. Так как четвертый импульс команды отсутствует, то в течение всего времени ожидани очередного импульса команды формирователь 3 управл ющих сигналов никаких сигналов не вырабатывает. Поэтому через максимальное врем ожидани , также как в случае приема ложной команды, узел 18 сравнени вырабатывает второй сигнал управлени . По этому сигналу счетчик 13 контрол переходит в нулевое состо ние и вырабатывает сигнал на втором выходе, который через элемент ИЛИ 15 устанавливает коммутатор 20 приема и регистр 22 в исходное, нулевое состо ние. Одновременно сигнал со второго выхода счетчика 13 контроо через элементы ИЛИ 15 и 10 устанавливает триггер 12 также в нулевое состо ние.Simultaneously. On the signal from the output of the comparison node 18, the counter 13 is set to the first state. Since the fourth command pulse is absent, during the entire time of waiting for the next pulse of the command, the driver 3 of the control signals does not generate any signals. Therefore, after the maximum waiting time, as well as in the case of receiving a false command, the comparison node 18 generates a second control signal. According to this signal, the counter 13 of the control goes to the zero state and generates a signal at the second output, which through the element OR 15 sets the receive switch 20 and the register 22 to the initial, zero state. At the same time, the signal from the second output of the counter 13 through the elements OR 15 and 10 sets the trigger 12 also to the zero state.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782579038A SU734662A1 (en) | 1978-02-13 | 1978-02-13 | Information receiving device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782579038A SU734662A1 (en) | 1978-02-13 | 1978-02-13 | Information receiving device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU734662A1 true SU734662A1 (en) | 1980-05-15 |
Family
ID=20748615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782579038A SU734662A1 (en) | 1978-02-13 | 1978-02-13 | Information receiving device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU734662A1 (en) |
-
1978
- 1978-02-13 SU SU782579038A patent/SU734662A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB942183A (en) | Improvements in or relating to data processing equipment | |
SU734662A1 (en) | Information receiving device | |
SU1751859A1 (en) | Multichannel converter of series-to-parallel code | |
SU1062683A1 (en) | Information input device | |
SU640284A1 (en) | Command information receiving device | |
SU1496014A1 (en) | Selective call device | |
SU1728975A1 (en) | Channel selector | |
SU1259274A1 (en) | Multichannel interface for linking information sources with computer | |
SU1725373A1 (en) | Device for checking pulse sequences | |
SU1275448A1 (en) | Device for checking two pulse sequences | |
SU1291989A1 (en) | Interface for linking digital computer with magnetic tape recorder | |
SU1408538A1 (en) | Device for quality control of discrete communication channel | |
SU1238079A1 (en) | Device for checking pulse distributor | |
SU1298759A1 (en) | Information input-output device | |
SU1674157A1 (en) | Statistics analyzer | |
SU1636800A1 (en) | Method for selective pulse process recording and device thereof | |
SU1137589A2 (en) | Device for setting priority of connection subscriber lines to positions | |
SU1264206A1 (en) | Switching device for multichannel check and control systems | |
SU1453414A1 (en) | Digital correlator for detecting an echo signal | |
SU798785A1 (en) | Information output device | |
SU693435A1 (en) | Storage | |
SU1280423A1 (en) | Device for compressing and transmitting the telemetring information | |
SU1140143A1 (en) | Device for reception of information | |
SU1298930A1 (en) | Device for checking discrete channel | |
RU1837288C (en) | Device for dynamic priority |