SU732842A1 - Exchange control device - Google Patents

Exchange control device Download PDF

Info

Publication number
SU732842A1
SU732842A1 SU772539025A SU2539025A SU732842A1 SU 732842 A1 SU732842 A1 SU 732842A1 SU 772539025 A SU772539025 A SU 772539025A SU 2539025 A SU2539025 A SU 2539025A SU 732842 A1 SU732842 A1 SU 732842A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
readiness
exchange
block
Prior art date
Application number
SU772539025A
Other languages
Russian (ru)
Inventor
Валерий Иосифович Гончаров
Михаил Григорьевич Дубров
Олег Андреевич Соколов
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU772539025A priority Critical patent/SU732842A1/en
Application granted granted Critical
Publication of SU732842A1 publication Critical patent/SU732842A1/en

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)

Description

Изобретение относится к вычислительной технике и может быть использовано в устройствах управления обменом информацией между ЭВМ и внешними устройствами.The invention relates to computer technology and can be used in control devices for the exchange of information between computers and external devices.

Известно устройство управления обме— 5 ном, содержащее блок управления, коммутатор, блок приоритета И- Это устройство обеспечивает обмен информацией между ЭВМ и внешними устройствами.A known control device is exchanged — 5 nom, containing a control unit, a switch, a priority block I- This device provides the exchange of information between computers and external devices.

Недостатком этого устройства является то, что его ведущими устройствами, т.е. устройствами, начинающими операцию обмена, являются ЭВМ (каналы ввода-вывода), а внешние устройства — исполнительные. ЭВМ определяет номер внешнего устройства, с которым необходимо произвести обмен команд обмена (прием, выдача, управление и др.), регламентирует последовательность' служебных сигналов обмена. Это делает невозможным непосредственное включение в систему двух и более ЭВМ, так как каждая из них ПО принципу обмена является ведущей. При построении систем, включающих более одной ЭВМ, необходимо применять дополнительные устройства (адаптеры), позволяющие сопрягать ЭВМ между собой, что приводит к увеличению аппаратурных затрат при построении систем.The disadvantage of this device is that its leading devices, i.e. the devices initiating the exchange operation are computers (input-output channels), and external devices are executive devices. The computer determines the number of the external device with which it is necessary to exchange exchange commands (reception, issuance, control, etc.), regulates the sequence of exchange service signals. This makes it impossible to directly include two or more computers in the system, since each of them is the leading one according to the principle of exchange. When building systems that include more than one computer, it is necessary to use additional devices (adapters) that allow you to pair computers with each other, which leads to an increase in hardware costs when building systems.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее блок сопряжения, первый вход-выход которого является первым входом-выходом устройства, регистр готовностей, блок микрокоманд, первый выход которого соединен со входом счетчика номеров абонентов [2].Closest to the technical nature of the proposed device is a pairing unit, the first input-output of which is the first input-output of the device, the readiness register, the micro-command block, the first output of which is connected to the input of the subscriber number counter [2].

Однако применение этого устройства при создании систем также требует дополнительных аппаратурных затрат.However, the use of this device in creating systems also requires additional hardware costs.

Цель предлагаемого изобретения - сокращение аппаратурных затрат при построении систем.The purpose of the invention is to reduce hardware costs in the construction of systems.

Цель достигается тем, что устройство содержит блок хранения признаков готовностей, блок контроля готовности, причем первый вход блока хранения признаков го732842 товностей соединен с выходом счетчика номеров абонентов и является вторым входом-выходом устройства, второй вход и первый выход блока хранения признаков готовностей соединены с первым выходом и первым входом блока сопряжения соответственно, второй выход подключен к первому входу регистра готовностей, третий вход и третий выход блока хранения признаков готовностей подключены соответственно ко второму выходу и первому входу блока микрокоманд, первый вход-выход которого является вторым входом—выходом устройства, второй вход—выход третьим входом—выходом устройства, а третий вход блока микрокоманд подсоединен к выходу блока контроля готовности, третий выход блока микрокоманд— ко второму входу регистра готовностей, первая группа выходов которого является выходом устройства, а второй выход подключен к. первому входу блока контроля готовности, вторая группа входов которого является входом устройства, причем второй вход и второй выход блока сопряжения являются соответственно вторым входом и вторым выходом устройства, блок хранения признаков готовностей содержит матрицу запоминающих элементов, узел управления, регистр адреса,, дешифратор адреса, первый и второй триггеры маски, триггер сбоя, элемент ИЛИ, первый, второй и третий элементы И, причем вход регистра адреса является первым входом блока, первый вход матрицы запоминающих элементов — вторым входом блока, вход узла управления — третьим входом блока, а выходы первого и второго элементов И, выход регистра адреса и выход триггера сбоя являются соответственно первым, вторым и третьим выходами блока соответствейно, причем выход регистра адреса связан со входом дешифратора сдреса и входом элемента ИЛИ, а вход подключен к первому выходу узла управления, второй, третий и четвертый выходы которого подключены соответственно к управляющим входам первого и второго триггеров маски, матрицы запоминающих элементов и триггера сбоя, выход дешифратора адреса подключен ко второму входу матрицы запоминающих элементов, первый и второй выходы которой подключены соответственно к первым входам первого и , второго элементов И, вторые входы которых подключены соответственно к выходам первого и второго триггеров маски, входы которых соединены со вторым входом устройства, причем первый, второй и третий входы третьего элемента И соединен соответственно с выходом элемента ИЛИ, первым и вторым выходами матри5 цы запоминающих элементов, а выход подключен ко входу триггера сбоя.The goal is achieved in that the device comprises a readiness feature storage unit, a readiness control unit, wherein the first input of the feature storage unit is connected to the output of the subscriber number counter and is the second input / output of the device, the second input and the first output of the readiness feature storage unit are connected to the first the output and the first input of the interface unit, respectively, the second output is connected to the first input of the readiness register, the third input and the third output of the readiness sign storage unit are connected with responsible for the second output and the first input of the micro-command block, the first input-output of which is the second input — the output of the device, the second input — the output is the third input — the output of the device, and the third input of the micro-command block is connected to the output of the standby control unit, the third output of the micro-command block is the second input of the readiness register, the first group of outputs of which is the output of the device, and the second output is connected to the first input of the readiness control unit, the second group of inputs of which is the input of the device, and The second input and second output of the interface unit are the second input and second output of the device, the readiness storage unit contains a matrix of memory elements, a control unit, an address register, address decoder, first and second mask triggers, a failure trigger, an OR element, first, second and the third AND element, and the input of the address register is the first input of the block, the first input of the matrix of storage elements is the second input of the block, the input of the control node is the third input of the block, and the outputs of the first and second elements And, in the output of the address register and the output of the failure trigger are respectively the first, second, and third outputs of the block, respectively, the output of the address register being connected to the input of the address decoder and the input of the OR element, and the input connected to the first output of the control unit, the second, third, and fourth outputs of which are connected respectively to the control inputs of the first and second mask triggers, a matrix of storage elements and a failure trigger, the output of the address decoder is connected to the second input of the matrix of storage elements, the first and second output which are connected respectively to the first inputs of the first and second elements AND, the second inputs of which are connected respectively to the outputs of the first and second triggers of the mask, the inputs of which are connected to the second input of the device, the first, second and third inputs of the third element And connected respectively to the output of the element OR, the first and second outputs of the matrix of storage elements, and the output is connected to the input of the failure trigger.

На фиг. 1 приведена схема устройства; на фиг, 2 - схема матрицы блока хранения признаков готовностей; на фиг. 3 10 схема блока контроля готовности.In FIG. 1 shows a diagram of a device; on Fig, 2 is a matrix diagram of a storage unit of signs of readiness; in FIG. 3 10 diagram of the readiness control unit.

Устройство содержит блок 1 сопряжения, блок 2 микрокоманд, счетчик 3 номеров абонентов, блок 4 хранения признаков готовностей, регистр 5 готовностей, 15 блок 6 контроля готовностей, 7 - информационная магистраль; 8 - магистраль управляющих сигналов процессора; 9 и 10выходы блока 2; 11, 12 и 13 - выход, вход, выход блока 4;· 14 и 15 - вход и 20 выход блока 6; 16 - адресная магистраль;The device comprises a pairing unit 1, a unit of 2 microcommands, a counter 3 of subscriber numbers, a unit 4 for storing signs of readiness, a register of 5 readiness, 15 a unit 6 for monitoring readiness, 7 - an information highway; 8 - highway control signals of the processor; 9 and 10 outputs of block 2; 11, 12 and 13 - output, input, output of block 4; · 14 and 15 - input and 20 output of block 6; 16 - address line;

— магистраль готовности источника;- source readiness trunk;

- магистраль готовности приемника;- receiver readiness trunk;

— магистраль управляющих сигналов обмена; 20 и 21 - информационные магистрали; 22 — внешние устройства. Блок 4 хранения признаков готовностей содержит регистр 23 адреса, дешифратор 24 адреса, матрицу 2 5 запоминающих элементов, элемент ИЛИ 26, два триггера 27 маски, триггер 28 сбоя, элементы И 29-31, узел управления 32. Блок с контроля готовностей содержит элементы 33-36 И, элементы 37-39 ИЛИ, счетчик 40 времени, триггер 41.- trunk control signal exchange; 20 and 21 - information lines; 22 - external devices. The readiness feature storage unit 4 contains an address register 23, an address decoder 24, an array of 5 memory elements, an OR element 26, two mask triggers 27, a malfunction trigger 28, AND elements 29-31, a control unit 32. The readiness control unit contains elements 33 -36 AND, elements 37-39 OR, time counter 40, trigger 41.

Первый выход блока 2 микрокоманд соединен со входом счетчика 3 номеров абонентов, второй выход со вторым входом блока 4 хранения признаков готовностей, третий выход соединен с управляющим входом регистра 5 готовностей. Выход счетчика 3 номеров абонентов подключен к первому входу блока 4 хранения признаков готовностей, третий выход которого подключен к первому входу регистра 5 готовностей, второй выход ко второму входу блока 2 микрокоманд,-а первый выход и третий вход соединены соответственно с первыми входом и выходом блока 1 сопряжения. Выход блока 6 контроля готовйости соединен с первым входом блока 2.The first output of the micro-command block 2 is connected to the input of the counter 3 of subscriber numbers, the second output is the second input of the readiness signs storage unit 4, the third output is connected to the control input of the readiness register 5. The output of the counter 3 numbers of subscribers is connected to the first input of the readiness signs storage unit 4, the third output of which is connected to the first input of the readiness register 5, the second output to the second input of the micro-command block 2, the first output and the third input are connected respectively to the first input and output of the block 1 pairing. The output of the readiness control unit 6 is connected to the first input of the unit 2.

Блок сопряжения 1 осуществляет электрическое сопряжение информационной магистрали процессора с информационной магистралью системы.The interface unit 1 carries out electrical pairing of the processor information line with the system information line.

Блок 2 микрокоманд осуществляет управление работой всех узлов устройства, задает режимы сканирования адреса, а также вырабатывает служебные сигналы, сопровождающие информацию при обмене.Block 2 microcommands controls the operation of all nodes of the device, sets the scan modes of the address, and also generates service signals that accompany the information during the exchange.

Счетчик 3 номеров абонентов предназначен для выработки адресов абонентов.The counter of 3 numbers of subscribers is intended for generation of addresses of subscribers.

Блок 4 хранения признаков готовноо-. 5 тей осуществляет хранение признаков, характеризующих условия и режимы обмена по каждой программе.Block 4 storage of signs ready-. 5 tei carry out storage of signs characterizing the conditions and modes of exchange for each program.

Регистр 5 готовностей предназначен для выдачи сигналов готовности и поддер- ю жания их в течение всей операции обмена.The 5 readiness register is designed to issue readiness signals and maintain them throughout the exchange operation.

Блок 6 контроля готовности определяет тип операции обмена, контролирует ход операции обмена, определяет момент начала и окончания ее. 15The readiness control unit 6 determines the type of exchange operation, controls the progress of the exchange operation, determines the moment of its beginning and end. fifteen

Устройство работает следующим образом.The device operates as follows.

Всем программам обмена и соответственно абонентам 22 присвоены определенные номера. Каждое внешнее устройство 20 (абонент) осуществляет обмен информацией по одной или нескольким программам. Если внещнее устройство осуществляет односторонний обмен информацией (только прием или только выдачу), то его номер 25 совпадает с номером реализуемой им программы, если двусторонний обмен информацией, то такому внешнему устройству выделены два номера.All exchange programs and, accordingly, subscribers 22 are assigned specific numbers. Each external device 20 (subscriber) exchanges information on one or more programs. If the external device carries out a one-way exchange of information (only receiving or only issuing), then its number 25 coincides with the number of the program it implements, if the two-way exchange of information, two numbers are allocated to such an external device.

Имеется два типа операций обмена — 30 There are two types of exchange operations - 30

Обмен 1 и Обмен 2. В операциях Обмен 1 осуществляется обмен информацией между внешним устройством и процессором, причем одна программа операций Обмен 1 предназначена либо для приема информа- 35 ции от внешнего устройства, либо для выдачи информации внешнему устройству из процессора. В операциях Обмен 2 два внешних устройства осуществляют обмен информацией между собой, минуя пронес- 40 сор.Exchange Exchange 1 and 2. In the operations carried out exchange 1 information exchange between the external device and a processor, wherein one program operations Exchange 1 is intended for receiving or informa- tion 35 from an external device, or to provide information from a processor external device. In Exchange 2 operations, two external devices exchange information with each other, bypassing 40 messages.

Каждой программе обмена ставится в соответствие двухразрядное число, один разряд ГП (готовность приемника к обмену), второй разряд ГИ (готовность ис— 45 точника к обмену). Признаки ГП, ГИ каждой программы хранятся в блоке 4 готовностей, а их запись и стирание осуществляется по командам процессора в ходе выполнения рабочих программ.Each exchange program is associated with a two-digit number, one bit of GP (readiness of the receiver for exchange), the second bit of GI (readiness of the source — 45 for exchange). The signs of the GP, GI of each program are stored in the 4 readiness block, and their recording and erasing is carried out according to processor instructions during the execution of work programs.

По команде с блока 2 микрокоманд счетчик 3 номеров абонентов последовательно вырабатывает номера абонентов, которые поступают на адресную магистраль^ 16 системы и на вход блока 4 хранения признаков готовностей. По номеру в блоке 4 хранения признаков готовностей считываются признаки ГИ, ГП данной прог раммы, которые после контроля записываются в регистр 5 готовностей. С выхода регистра 5 готовностей сигналы ГИ, ΓΓΙ йоступают на внешние шины 17 и 18. На шину. 17 поступают сигналы ГИ от всех источников информации системы, на шину 18 сигналы ГП. Все абоненты 22 системы опознают адрес, присутствующий на адресной магистрали 16. Абонент 22, опознавший адрес, при готовности осуществить обмен выставляет на шину 17 или 18 соответствующий сигнал готовности. Один из входов блока 6 контроля готовности подключен к шинам 17 и 18. В блоке 6 контроля готовности осуществляется анализ наличия готовностей и вырабатываются сигналы начала операции обмена или конца обмена, которые по цепи 15 поступают в блок 2 микрокоманд. Условием начала операции типа Обмен 1 является одновременное наличие сигнала ГИ на выходе .14 регистра 5 готовностей и сигнала ГП: на шине 18, или сигнала ГП на выходе 14 и сигнала ГИ на шине 17. При получении от блока 6 контроля готовностей сигнала начала операции Обмен 1 блок 2 микрокоманд вырабатывает сигнал авторазрыва АР, по которому процессор прерывает выполнение текущей программы и переходит к выполнению программы обмена. Номер программы обмена поступает в процессор с выхода 11 блока 4 хранения признаков готовностей через блок 1 сопряжения.By a command from block 2 microcommands, the counter 3 subscriber numbers sequentially generates subscriber numbers that are sent to the address line ^ 16 of the system and to the input of block 4 storing readiness signs. By the number in the readiness signs storage unit 4, the signs of the GI and GP of this program are read, which, after control, are recorded in the 5 readiness register. From the output of the readiness register 5, the signals of ГИ, ΓΓΙ arrive on the external buses 17 and 18. On the bus. 17, GI signals from all sources of information of the system are received, GP signals are sent to bus 18. All subscribers 22 of the system recognize the address present on the address line 16. The subscriber 22, who has identified the address, when ready to exchange, exposes the corresponding readiness signal to bus 17 or 18. One of the inputs of the standby control unit 6 is connected to the buses 17 and 18. In the standby control unit 6, an analysis of the availability of readiness is carried out and the signals of the beginning of the exchange operation or the end of the exchange are generated, which are sent to circuit 2 of the microcommands via circuit 15. The condition for the start of an operation of type Exchange 1 is the simultaneous presence of a GI signal at the output .14 of the readiness register 5 and a GP signal: on bus 18, or a GP signal at the output 14 and a GI signal on bus 17. Upon receipt of the signal from the readiness control unit 6, the start of the Exchange operation Block 1 of 2 microcommands generates an auto-break signal AR, by which the processor interrupts the execution of the current program and proceeds to the execution of the exchange program. The number of the exchange program enters the processor from the output 11 of the readiness sign storing unit 4 through the interface unit 1.

После завершения обмена абонент 22 снимает соответствующий сигнал готовности на шине 17 или 18, после чего блок 6 контроля готовности вырабатывает сигнал Конец обмена, поступающий по цепи 15 в блок 2 микрокоманд. Последний сигналом по цепи ,9 устанавливает в О регистр 5 готовностей и вырабатывает команду для счетчика 3 номеров абонентов на продолжение сканирования адресов. Возможно окончание операции обмена по инициативе процессора. В этом случае команда Поступает от процессора по шинам 8 в блок 2 микрокоманд, который устанавливает в О регистр 5 готовностей; Снятие сигнала Г И или ГП на выходах 14 регистра 5 готовностей также является для блока 6 контроля готовности уо· ловием для выработки сигнала Конец обмена. Принимаемая информация с шины 20 системы через блок 1 сопряжения по шине 7 поступает в процессор, либо при передаче с шин 7 через блок 1 сопряжения передается из процессора на шину 21 и далее принимающему абоненту 22. Служебные сигналы, сопровождающие информацию, вырабатываются в блоке 2 микрокоманд и поступают с одной стороны на шину 19 системы, а с другой стороны 5 по шине 8 в процессор. В системе возможен вариант, когда два внешних устройства осуществляют обмен информацией непосредственно без участия процессора. В этом случае признаки ГП/ГИ, характеризуемо юшие соответствующую программу обмена блока 4 хранения признаков готовностей, имеют нулевое значение. Устройство, передающее информацию, выставляет сигнал ГИ на шину 17, а устройство принимаю- 15 шее - сигнал ГП на щину 18. При одновременном присутствии сигналов ГИ, ГП на шинах 17 и 18 блок 6 контроля готовности формирует сигнал начала операции Обмен 2, который по цепи 15 поступает 20 в блок 2 микрокоманд. В этом случае , сканирование адресов останавливается, но в блоке 2 микрокоманд не вырабатываются сигнал АР для процессора и служебные сигналы, сопровождающие операцию. 25 Внешние устройства осуществляют обмен информацией, используя общие магистрали системы - информационные 20 и 21 и магистраль управляющих сигналов 19.After the exchange is completed, the subscriber 22 removes the corresponding ready signal on the bus 17 or 18, after which the readiness control unit 6 generates a signal The end of the exchange, which is transmitted via circuit 15 to the micro-command block 2. Last signal on the chain, 9 sets in the register 5 readiness and generates a command for the counter 3 numbers of subscribers to continue scanning addresses. Perhaps the end of the exchange operation at the initiative of the processor. In this case, the command arrives from the processor via buses 8 to block 2 of micro-commands, which sets the readiness register 5 to O; The removal of the signal GI or GP at the outputs 14 of the readiness register 5 is also a condition for the readiness control unit 6 to generate the signal End of exchange. Received information from the system bus 20 through the interface unit 1 via bus 7 is sent to the processor, or when transmitted from the buses 7 through the interface unit 1, it is transmitted from the processor to the bus 21 and then to the receiving subscriber 22. The service signals accompanying the information are generated in the micro-command unit 2 and come on the one hand to the bus 19 of the system, and on the other hand 5 via bus 8 to the processor. In the system, a variant is possible when two external devices exchange information directly without the participation of a processor. In this case, the GP / GI attributes, characterized by the corresponding exchange program of the readiness signs storage unit 4, have a zero value. The device that transmits the information sets the GI signal to the bus 17, and the receiving device 15 — the GP signal to the bus 18. With the simultaneous presence of the GI and GP signals on the buses 17 and 18, the readiness control unit 6 generates the signal for the start of the Exchange 2 operation, which chain 15 enters 20 into the block 2 of microinstructions. In this case, the address scanning stops, but in block 2 of the microcommands the AP signal for the processor and service signals accompanying the operation are not generated. 25 External devices exchange information using common system highways - information 20 and 21 and control signal highway 19.

После завершения обмена (снятие одного 30 из сигналов ГИ, ГП на шинах 17 и 18) , блок 6 контроля готовности вырабатывает сигнал Конец обмена и осуществляется переход к следующему номеру.After the exchange is completed (removal of one 30 of the GI and GP signals on the buses 17 and 18), the readiness control unit 6 generates the End of exchange signal and proceeds to the next number.

Блок 6 контроля готовности оусщест— 35 вляет также контроль времени установления связи (от момента поступления адреса на адресную магистраль до момента сформирования сигнала начала операции обмена) и длительности самой операции обмена. Если внешнее устройство не готово к обмену, то.спустя определенное время после выдачи адреса блок 6 контроля готовности формирует сигнал перехода к следующему адресу. Если начавшаяся операция обмена длится больше некоторого интервала времени, блок 6 контроля готовности также вырабатывает сигнал перехода к следующему адресу. Таким образом обеспечивается работоспособность системы при выходе из строя какого-нибудь абонента.Availability control unit 6 S THE ousschest- 35 also controls communication time (from the time of receipt on the address line address until the formation start signal exchange operation) and the duration of the exchange operation itself. If the external device is not ready for exchange, then, after a certain time after issuing the address, the readiness control unit 6 generates a transition signal to the next address. If the exchange operation that has begun lasts longer than a certain time interval, the standby control unit 6 also generates a transition signal to the next address. Thus, the system is ensured when a subscriber fails.

При работе в системе нескольких ЭВМ счетчик 3 номеров абонентов работает 55 только в устройстве управления обменом одной ЭВМ. В остальных ЭВМ счетчик 3 номера абонентов блокируется, блокировка осуществляется переключением на пуль те. Обращение к блоку 4 хранения признаков готовностей в таких ЭВМ осуществляется по номеру, присутствующему на адресной магистрали, а вся дальнейшая работа осуществляется, как описано выше. Счетчик 3 номеров абонентов может быть включен в блоке управления обменом любой ЭВМ, но только одной..When working in a system of several computers, the counter of 3 subscriber numbers works 55 only in the exchange control device of one computer. In the remaining computers, the counter 3 of the subscriber number is blocked, the blocking is carried out by switching to the remote control. The access to the block 4 storing signs of readiness in such computers is carried out by the number present on the address line, and all further work is carried out as described above. The counter of 3 numbers of subscribers can be included in the exchange control unit of any computer, but only one ..

Выходы регистра 23 адреса соединены с входами элемента ИЛИ 26 и входами дешифратора , 24 адреса, выходы которого соединены с адресными входами матрицы 25 запоминающих элементов. Выходы матрицы 25 запоминающих элементов соедийены со входами элементов И 29—31, один из входов элемента И 29 соединен с выходом элемента ИЛИ 26, один из входов элементов И 30 и 31 соединен с выходом соответствующего триггера 27 маски. Выход элемента И 29 подключен ко входу установки в 1 триггера 28 сбоя. Управляющий вход регистра 23 адреса, управляющие входы триггеров 27 маски, вход установки в О триггера 28 сбоя и входы команд Запись, Чтение, матрицы 25 запоминающих элементов соединены с соответствующими выходами узла 32 управления. Матрица 25 запоминающих элементов предназначена для хранения двухразрядных чисел, где N - общее количество программ обмена в системе.The outputs of the address register 23 are connected to the inputs of the OR element 26 and the inputs of the decoder, 24 addresses, the outputs of which are connected to the address inputs of the matrix 25 of storage elements. The outputs of the matrix 25 of storage elements are connected to the inputs of the elements And 29-31, one of the inputs of the element And 29 is connected to the output of the element OR 26, one of the inputs of the elements And 30 and 31 is connected to the output of the corresponding trigger 27 of the mask. The output of the element And 29 is connected to the input of the installation in 1 trigger 28 failure. The control input of the address register 23, the control inputs of the flip-flops 27 of the mask, the installation input of the flip-flop 28 of the failure, and the inputs of the Write, Read, and matrix 25 memory elements are connected to the corresponding outputs of the control unit 32. A matrix of 25 storage elements is designed to store two-digit numbers, where N is the total number of exchange programs in the system.

Узел 32 управления расшифровывает команду и вырабатывает управляющие сигналы, обеспечивающие выполнение команды. Имеется три команды обращения к блоку 4 хранения признаков готовностей: Запись, Считать, Установить маску. Команды Запись, Считать сопровождаются номером числа, которое записывается или считывается при обращении к матрице 25 запоминающих элементов. Номер числа записывается в регистр 23 адреса, дешифруется дешифратором 24 адреса и в виде позиционных сигналов поступает на адресные входы матрицы 2 5 запоминающих элементов.The control unit 32 decodes the command and generates control signals that ensure the execution of the command. There are three commands to access the block 4 storage of signs of readiness: Write, Read, Set mask. The Write, Read commands are accompanied by the number of the number that is written or read when accessing the matrix of 25 storage elements. The number number is recorded in the address register 23, is decrypted by the address decoder 24, and in the form of positional signals is supplied to the address inputs of the matrix 2 5 storage elements.

.Триггеры 27 маски служат для маскирования приема или выдачи информации. По команде Установить маску двухразрядное число записывается в триггеры 27 маски. Каждый триггер 27 предназначен для маскирования (запрещения выдачи) соответствующего сигнала ГИ или ГП через элементы И 30 и 31. При выполнении команды Считать осуществляется контроль считанного числа. Если при чтении по любому адресу, кроме нулевого, на выходе матрицы 25 запоминающих элементов име ются две единицы, появляется сигнал на выходе элемента И 29, который устанавливает в 1 триггер 28 сбоя. С выхода триггера 28 сбоя сигнал по цепи 13 поступает в блок микрокоманд, который до- 5 водит его до процессора. Номер программы, в признаках готовности которой обнаружен сбой, с выхода регистра 23 адреса по цепи 11 через блок сопряжения доводится до ЭВМ. Ячейка матрицы 25 за- 10 поминающих элементов^ имеющая нулевой код адреса, используется для контроля. При проведении контроля в эту ячейку записываются две единицы. При чтении по нулевому адресу отсутствует выход эле— '5 мента ИЛИ 26 и сигнал сбоя не вырабатывается. Сигналы ГИ, ГП с выхода блока 4 хранения признаков готовностей записываются в регистр 5 готовностей и поступают на шины 17 и 18. В итоге 2<ί срабатывает блок 6 контроля готовности, блок 2 микрокоманд, в процессор поступает сигнал АР и нулевой код программы обмена. Таким образом осуществляется контроль устройства управления обманом. 25 Каждый раз при выполнении команды Чтение узел 32 управления устанавливает триггер 28 сбоя в О, подготавливая его к работе..Triggers 27 masks are used to mask the reception or issuance of information. At the Set mask command, a two-digit number is written to the mask triggers 27. Each trigger 27 is designed to mask (prohibit the issuance) of the corresponding GI or GP signal through the And 30 and 31 elements. When the Read command is executed, the read number is monitored. If there are two units at the output of the matrix of storage elements 25 when reading at any address other than zero, a signal appears at the output of the AND element 29, which sets the failure trigger 28 to 1. From the output of the trigger 28 of the failure, the signal on the circuit 13 enters the micro-command block, which brings it to the processor 5 . The number of the program, in the signs of readiness of which a malfunction is detected, is brought to the computer from the output of address register 23 via circuit 11 through the interface unit. A matrix cell of 25 10 memorizing elements ^ having a zero address code is used for monitoring. During control, two units are recorded in this cell. When reading at the zero address, there is no ele- ment output — 5 point OR 26, and a failure signal is not generated. The GI and GP signals from the output of the readiness storage unit 4 are recorded in the readiness register 5 and fed to the buses 17 and 18. As a result, 2 <готовности, the readiness control unit 6, the micro-command unit 2 are triggered, the AP signal and the exchange program code zero enter the processor. In this way, the cheating control device is monitored. 25 Each time the Read command is executed, the control unit 32 sets the failure trigger 28 to O, preparing it for operation.

При смене номера программы по коман-30 де от блока 2 микрокоманд устанавливается в 1 триггер 41, который разрешает счет интервальных меток в счетчике 40 времени от блока 2 микрокоманд.When the program number is changed by command 30 from block 2 of micro-commands, it is set to 1 trigger 41, which enables the counting of interval marks in the time counter 40 from block 2 of micro-commands.

Элемент И, 33 фиксирует одновремен- 35 ное наличие сигналов ГИ на шине 17 и сигнала ГИ на выходе 14 регистра 5 готовностей, элемент И 35 фиксирует наличие сигналов ГП на шине 18 и сигнала ГИ на шине 14. Указанные комбинации 40 сигналов вызывают появление сигнала Обмен 1 в цепи 42. Если присутствуют одновременно сигналы ГИ и ГП на шинах 17 и 18, то вырабатывается сигнал Обмен 2, который по цепи 43 поступает в 45 блок 2 микрокоманд. Счетчик 40 времени имеет два выхода: первый выход соответствует допустимому времени установления связи Ту, второй выход - максимальному времени обмена То. Если через время не появится ни один из сигналов Обмен 1, Обмен 2, сигнал с первого выхода счетчика 40 времени через элемент И 36 и элемент ИЛИ 39 поступает по 55 цепи 44 в блок 2 микрокоманд как сигнал перехода к следующей программе. Любой из сигналов Обмен 1, Обмен 2 через элемент ИЛИ 38 блокирует работу эле мента И 36. Если по истечении некоторого максимального допустимого времени операция обмена не завершается, сигнал со второго выхода счетчика 40 времени через элемент ИЛИ 39 поступает на выход 44. Каждый раз после завершения операции обмена блок 2 микрокоманд сигналом по цепи 45 устанавливает в О триггер 41 и счетчик 40 времени.AND gate 33 detects 35 simultaneous presence Noe GOP signals on the bus 17 and the GOP at the output 14 of register 5 readiness, AND gate 35 detects the presence of HP signals on the bus 18 and the GI signal bus 14. These combinations of signals 40 cause the appearance of signal exchange 1 in the circuit 42. If there are simultaneous signals of ГИ and ГП on the buses 17 and 18, then the signal Exchange 2 is generated, which, through the circuit 43, enters the 45 block 2 microcommands. The time counter 40 has two outputs: the first output corresponds to the allowable time for establishing communication Tu, the second output corresponds to the maximum exchange time T about . If after a time no of the signals Exchange 1, Exchange 2 appears, the signal from the first output of the time counter 40 through the AND 36 element and the OR element 39 enters 55 of the circuit 44 into the microcommand block 2 as a transition signal to the next program. Any of the signals Exchange 1, Exchange 2 through the OR element 38 blocks the operation of the And 36 element. If after some maximum permissible time the exchange operation does not end, the signal from the second output of the time counter 40 passes through the OR element 39 to the output 44. Each time after the completion of the exchange operation, the block 2 of the micro-command signal on the circuit 45 sets the trigger 41 and the counter 40 in O.

Предлагаемое устройство обеспечивает обмен информацией в системе как между ЭВМ и внешними устройствами, так и между внешними устройствами (в том числе и между ЭВМ) без дополнительных аппаратурных затрат.The proposed device provides for the exchange of information in the system both between computers and external devices, and between external devices (including between computers) without additional hardware costs.

Claims (2)

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах управлени  обменом информацией между ЭВМ и внешними устройствами . Известно устройство управлени  обменом , содержащее блок управлени , коммутатор , блок приоритета l. Это устрой ство обеспечивает обмен информацией между ЭВМ и Бне1йними устройствами. Недостатком этого устройства  вл етс  то, что его ведущими устройствами, т.е. устройствами, начинающими операцию обмена,  вл ютс  ЭВМ (каналы ввода-вы вода), а внешние устройства - исполнительные . ЭВМ определ ет номер внешнего устройства, с которым необходимо произвести обмен команд обмена (прием, вы- дача, управление и др.), регламентирует последовательность служебных сигналов обмена. Это делает невозможным непосредственное включение в систему даух и более ЭВМ, так как кажда  из них по принципу обмена  вл етс  ведущей. При построении систем, включающих более одной ЭВМ, необходимо примен ть дополнительные устройства (адаптеры), позвол ющие сопр гать ЭВМ между собой, что приводит к увеличению аппаратурных затрат при построении систем. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство , содержащее блок сопр жени , первый вход-выход которого  вл етс  первым входом-выходом устройства, регистр готовностей, блок микрокоманд, первый выход которого соединен со БИОПОМ счетчика номеров абонентов 2. Однако применение этого устройства при создании систем также требует дополнительных аппаратурных затрат. Цель предлагаемого изобретени  - сокращение аппаратурных затрат при построении систем. Цель достигаетс  тем, что устройство содержит блок хранени  признаков готовностей , блок контрол  готовности, причем первый вход блока хранени  признаков го3 товностей соединен с выходом счетчи са номеров абонентов и  вл етс  вторым входом-выходом устройства, второй вход и первый выход блока хранени  признаков готоБНОстей соединены с первым выходом и первым входом блока сопр жени  соответственно , второй выход подключен к первому входу регистра готовностей, тре тий вход и третий выход блока хранени  признаков готовностей подключены соответственно ко второму выходу и первому входу блока микрокоманд, первый вход-вы ход которого  вл етс  вторым входом-вы ходом устройства, второй вход-выход тре тьим входом-выходом устройства, а третий вход блока микрокоманд подсоединен к вькоду блока контрол  готовности, третий выход блока микрокоманд- ко втором входу регистра готовностей, перва  группа выходов которого  вл етс  выходом устройства, а второй выход подключен к. первому входу блока контрол  готовности втора  группа входов которого  вл етс  входом устройства, причем второй вход и второй выход блока сопр жени   вл ютс  соответственно вторым входом и вторым выходом устройства, блок хранени  признаков готовностей содержит матрицу запоминающих элементов, узел управлени регистр адреса, дешифратор адреса, первый и второй триггеры маски, триггер сбо , элемент ИЛИ, первый, второй и третий элементы И, причем вход регистра адреса  вл етс  первым входом блока первый вход матрицы запоминающих элементов - вторым входом блока, вход узла управлени  - третьим входом блока, а выходы первого и второго элементов И, выход регистра адреса и выход триггера сбо   вл ютс  соответственно первым, вторым и третьим выходами блока соот- ветствейно, причем выход регистра адреса св зан со входом дешифратора сдреса и входом элемента ИЛИ, а вход подключе к первому выходу узла управлени , второй , третий и четвертый выходы которого подключены соответственно к управл ющим входам первого и второго триггеров маски, матрицы запоминающих элеме тов и триггера сбо , выход дешифратора адреса подключен ко второму входу матрвды запоминающих элементов, первый и второй выходы которой подключены соответственно к первым входам первого и второго элементов И, вторые входы которых подключены соответственно к выходам первого и второго триггеров масКи, входы которых соединены со вторым вхо- 424 дом устройства, причем первый, второй и третий входы третьего элемента И соединен соответственно с выходом элемента ИЛИ, первым и вторым выходами матрицы запоминающих элементов, а выход подключен ко входу триггера сбо . На фиг. 1 приведена схема устройства; на фиг, 2 - схема матрицы блока хранени  признаков готовностей; на фиг, 3 - схема блока контрол  готовности. Устройство содержит блок 1 сопр жени , блок 2 микрокоманд, счетчик 3 номеров абонентов, блок 4 хранени  признаков готовностей, регистр 5 готовностей, блок 6 контрол  готовностей, 7 - информационна  магистраль; 8 - магистраль управл юи их сигналов процессора; 9 и 1Овыходы блока 2; 11, 12 и 13 - выход, вход, выход блока 4;. 14 и 15 - вход и выход блока 6; 16 - адресна  магистраль; 17- магистраль готовности источника; 18- магистраль готовности приемника; 19- магистраль, управл ющих сигналов обмена; 20 к 21 - информационные магистрали; 22 - внешние устройства. Блок 4 хранени  признаков готовностей содержит регистр 23 адреса, дешифратор 24 адреса, матрицу 25 запоминающих элементов , элемент ИЛИ 26, два триггера 27 маски, триггер 28 сбо , элементы И 29-31, узел управлени  32. Блок с контрол  готовностей содержит элементы 33-36 И, элементы 37-39 ИЛИ, счетчик 40 времени, триггер 41, Первый выход блока 2 микрокоманд соединен со входом счетчика 3 номеров абонентов, второй выход со вторым входом блока 4 хранени  признаков готовнос- тей, третий выход соединен с управл ющим входом регистра 5 готовностей. Выход счетчика 3 номеров абонентов подключен к первому входу блока 4 хранени  признаков готовностей, третий выход которого подключен к первому входу регистра 5 готовностей, второй выход ко второму входу блока 2 микрокоманд, а первый выход и третий вход соединены соответственно с первыми входом и выходом блока 1 сопр жени . Выход блока 6 контрол  готовйости соеД1шен с первым входом блока 2, Блок сопр жени  1 осуществл ет электрическое сопр жение информшшонной магистрали процессора с информационной магистралью системы. Блок 2 микрокоманд осуществл ет управление работой всех узлов устройства, задает режимы сканировани  едреса, а 57 также вырабатывает служебные сигналы, сопровождающие информацию при обмене. Счетчик 3 номеров абонентов предназначен дл  выработки адресов абонентов. Блок 4 хранени  признаков готовноо-. тей осуществл ет хранение признаков, характеризующих услови  и режимы обмена по каждой программе. Регистр 5 готовностей предназначен дл  выдачи сигналов готовности и поддер жани  их в течение всей операции обмена Блок 6 контрол  готовности определ е тип операции обмена, контролирует ход операции обмена, определ ет момент нача ла и окончани  ее. Устройство работает следующим образом . Всем программам обмена и соответственно абонентам 22 присвоены определен ные номера. Каждое внешнее устройство (абонент) осуществл ет обмен информацией по одной или нескольким программам. Если внещнее устройство осуществл ет односторонний обмен информацией (только прием или только выдачу), то его номер совпадает с номером реализуемой им про граммы, если двусторонний обмен информацией , то такому внещнему устройству выделены два номера. Имеетс  два типа операций обмена - Обмен 1 и Обмен 2. В операци х Обмен осуществл етс  обмен информацией между внешним устройством и процессором, причем одна программа операций Обмен 1 предназначена либо дл  приема информации от внешнего устройства, либо дл  вы дачи информации внешнему устройству из процессора. В операци х Обмен 2 два внешних устройства осуществл ют обмен информацией между собой, мину  процессор . Каждой программе обмена ставитс  в соответствие двухразр дное число, один разр д ГП (готовность приемника к обмену ), второй разр д ГИ (готовность источника к обмену). Признаки ГП, ГИ каждой программы хран тс  в блоке 4 готов ностей, а их запись и стирание осуществл етс  по командам процессора в ходе вьтолнени  рабочих программ. По команде с блока 2 микрокоманд счетчик 3 номеров абонентов последовательно вырабатывает номера абонентов, которые поступают на адресную магистра 16 системы и на вход блока 4 хранени  признаков готовностей. По номеру в блоке 4 хранени  признаков готовностей счи тываютс  признаки ГИ, ГП данной прог- 42 раммы, которые после контрол  записываютс  в регистр 5 готовностей. С выхода регистра 5 готовностей сигналы ГИ, ГП поступают на внешние щины 17 и 18. На шину. 17 поступают сигналы ГИ от всех источников информации системы, на шину 18 сигналы ГП. Все абоненты 22 системы опознают адрес, присутствующий на адресной магистрали 16. Абонент 22, опознавший адрес, при готовности осуществить обмен выставл ет на шину 17 или 18 соответствующий сигнал готовности. Один из входов блока 6 контрол  1Х)Товности подключен к шинам 17 и 18. В блоке 6 контрол  готовности осуществл етс  анализ наличи  готовностей и вырабатываютс  сигналы начала операции обмена или конца обмена, которые по цепи 15 поступают в блок 2 микрокоманд. Условием начала операции типа Обмен 1  вл етс  одновременное наличие сигнала ГИ на выходе ,14 регистра 5 готовностей и сигнала ГП;на шине 18, или сигнала ГП на выходе 14 и сигнала ГИ на шине 17. При получении от блока 6 контрол  готовностей сигнала начала операции Обмен 1 блок 2 микрокоманд вырабатывает сигнал авторазрыва АР, по которому процессор прерывает вьшолнение текущей программы и переходит к вьшолнению программы обмена . Номер программы обмена поступает в процессор с выхода 11 блока 4 хранени  признаков готовностей через блок 1 сопр жени . После завершени  обмена абонент 22 снимает соответствующий сигнал готовности на шине 17 или 18, после чего блок 6 контрол  готовности вырабатывает сигнал Конец обмена, поступающий по цепи 15 в блок 2 микрокоманд. Последний сигналом по цепи 9 устанавливает в О регистр 5 готовностей и вырабатывает команду дл  счетчика 3 номеров абонентов на продолжение сканировани  адресов . Возможно окончание операции обмена по инициативе процессора. В этом случае команда гтоступает от процессора по щинам 8 в блок 2 микрокоманд, который устанавливает в О регистр 5 готовностей; Сн тие сигнала Г И или ГП на выходах 14 регистра 5 готовностей также  вл етс  дл  блока 6 контрол  готовности уоловием дл  выработки сигнала Конец обмена . Принимаема  информаци  с щины 20 системы через блок I сопр жени  по шине 7 поступает в процессор, либо при передаче с шин 7 через блок 1 сопр жени  передаетс  из процессора на щину 21 773 и далее пр1шимающему абоненту 22. Служебные сигналы, сопровождающие информацию , вырабатываютс  в блоке 2 микро команд и поступают с одной стороны на шину 19 системы, а с другой стороны по шине 8 в процессор. В системе возможен вариант, когда два внешних устройства осуществл ют обмен информацией непосредственно без участи  процессора. В этом случае признаки ГП/ГИ, характеризующие соответствующую программу обмена блока 4 хранени  признаков готовностей, имеют нулевое значение. Устройство, передающее информацию, выставл ет сигнал ГИ на шину 17, а устройство принимающее - сигнал ГП на щину 18. При одновременном присутствии сигналов ГИ, ГП на шинах 17 и 18 блок 6 контрол  готов ности формирует сигнал начала операции Обмен 2, который по цепи 15 поступает в блок 2 микрокоманд. В этом случае , сканирование адресов останавливаетс , но в блоке 2 микрокоманд не вырабатываютс  сигнал АР дл  процессора и служебные сигналы, сопровождающие операцию. Внешние устройства осуществл ют обмен информацией, использу  рбшие магистрали системы - информационные 20 и 21 и магистраль управл ющих сигналов 19. После завершени  обмена (сн тие одного из сигналов ГИ, ГП на шинах 17 и 18) блок 6 контрол  готовности вырабатывает сигнал Конец обмена и осуществл етс  переход к следующему номеру. БЛОК 6 контрол  готовности оусщест- вл ет также контроль времени установлени  св зи (от момента поступлени  адреса на адресную магистраль до момента сформировани  сигнала начала операции обмена) и длительности самой операции обмена. Если внешнее устройство не готово к обмену, то.спуст  определенное врем  после выдачи адреса блок 6 контрол  готовности формирует сигнал перехода к следующему адресу. Если начавша  с  операци  обмена длитс  больше некоторого интервала времени, блок 6 контрол  готовности также вырабатывает сигнал перехода к следующему адресу. Таким образом обеспечиваетс  работоспособност системы при выходе из стро  какого-нибудь абонента. При работе в системе нескольких ЭВМ счетчик 3 номеров абонентов работает только в устройстве управлени  обменом одной ЭВМ. В остальных ЭВМ счетчик 3 номера абонентов блокируетс , блокировка осуществл етс  переключением на хгул 2 те. Обращение к блоку 4 хранени  признаков готовностей в таких ЭВМ осуществл етс  по номеру, присутствующему на адресной магистрали, а вс  дальнейша  работа осуществл етс , как описано выше. Счетчик 3 номеров абонентов может быть включен в блоке управлени  обменом любой ЭВМ, но только одной.. Выходы .регистра 23 адреса соединены с входами элемента ИЛИ 26 и входами дешифратора . 24 адреса, выходы которого соединены с адресными входами матрицы 25 запоминающих элементов. Выходы матрицы 25 запоминающих элементов соеди- нены со входами элементов И 29-31, один из входов элемента И 29 соединен с выходок; элемента ИЛИ 26, один из входов элементов И ЗО и 31 соединен с выходом соответствующего триггера 27 маски. Выход элемента И 29 подключен ко входу установки в 1 триггера 28 сбо . Управл ющий вход регистра 23 адреса, управл ющие входы триггеров 27 маски, вход установки в О триггера 28 сбо  и входы команд Запись, Чтение, матрицы 25 запоминающих элементов соединены с соответствующими выходами узла 32 управлени . Матрица 25 запоминающих элементов предназначена дл  хранени  двух- разр дных чисел, где N - общее количество программ обмена в системе. Узел 32 управлени  расшифровывает команду и вырабатывает управл ющие сигналы , обеспечивающие вьшолнение команды . Имеетс  три команды обращени  к блоку 4 хранени  признаков готовностей: Запись, Считать, Установить маску. Команды Запись, Считать сопровождаютс  номером числа, которое записываетс  или считываетс  при обращении к матрице 25 запоминающих элементов. Номер числа записываетс  в регистр 23 адреса, дешифруетс  дешифратором 24 адреса и в виде позиционных сигналов поступает на адресные входы матрицы 25 запоминающих элементов. .Триггеры 27 маски служат дл  маскировани  приема или выдачи информации. По команде Установить маску двухразр дное число записываетс  в триггеры 27 маски. Каждый триггер 27 предназначен дл  маскировани  (запрещени  выдачи) соответствующего сигнала ГИ или ГП через элементы И 30 и 31. При выполнении команды Считать осуществл етс  контроль считанного числа. Если при чтении по любому адресу, кроме нулевого, на выходе матрицы 25 запоминающих элементов име- 97 ютс  две единицы, по вл етс  сигнал на выходе элемента И 29, который устанавливает в 1 триггер 28 сбо . С выхода триггера 28 сбо  сигнал по цепи 13 поступает в блок микрокоманд, который до водит его до процессора. Номер программы , в признаках готовности которой обнаружен сбой, с выхода регистра 23 адреса по цели И через блок сопр жени  доводитс  до ЭВМ. Ячейка матрицы 25 запоминающих элементов имеюща  нулевой код адреса, используетс  дл  контрол . При проведении контрол  в эту  чейку записываютс  две единицы. При чтении по нулевому адресу отсутствует выход элемента ИЛИ 26 и сигнал сбо  не вырабатываетс . Сигналы ГИ, ГП с выхода блока 4 хранени  признаков готовностей записываютс  в регистр 5 готовностей и поступают на щины 17 и 18. В итоге срабатывает блок 6 контрол  готовности, блок 2 микрокоманд, в процессор поступает сигнал АР и нулевой код программы обмена. Таким образом осуществл етс  контроль устройства управлени  обманом. Каждый раз при вьшо нении команды Чте ние узел 32 управлени  устанавливает триггер 28 сбо  в О, подготавлива  его к работе. При смене номера программы по коман де от блока 2 микрокоманд устанавливаетс  в 1 триггер 41, который разрешает счет интервальных меток ,в счетчике 40 времени от блоки 2 микрокоманд. Э 1емент И, 33 фиксирует одновременное наличие сигналов ГИ на шине 17 и сигнала ГИ на выходе 14 регистра 5 готовностей , элемент И 35 фиксирует нали чие сигналов ГП на шине 18 и сигнала ГИ на шине 14, Указанные комбинации сигналов вызывают по вление сигнала Обмен 1 в цепи 42„ Если присутствуют одновременно сигналы ГИ и ГП на шинах . 17 и 18,-то вырабатываетс  сигнал Обмен 2, который по цепи 43 поступает в блок 2 микрокоманд. Счетчик 40 времени имеет два выхода: первый выход соответствует допустимому времени установлени  св зи Ту, второй выход - максимапь ному времени обмена Тд. Если через вре- не по витс  ни один из сигналов 1, Обмен 2, сигнал с первого вы хода счетчика 4О времени через элемент И 36 и элемент ИЛИ 39 поступает по цепи 44 в блок 2 микрокоманд как сигнал перехода к следующей программе. Лю бой КЗ сигналов Обмен 1, Обмен 2 через элемент ИЛИ 38 блокирует работу эле2 мента И 36. Если по истечении некоторого максимального допустимого времени операци  обмена не завершаетс , сигнал со второго выхода счетчика 40 времени через элемент ИЛИ 39 поступает на выход 44, Каждый раз после завершени  операции обмена блок 2 микрокоманд cjff налом по цепи 45 устанавливает в О триггер 41 и счетчик 4О времени. Предлагаемое устройство обеспечивает обмен информацией в системе как между ЭВМ и внешними устройствами, так и между внешними устройствами (в том числе и между ЭВМ) без дополнительных аппаратурных затрат. Формула изобретени  1. Устройство управлени  обменом, содержащее блок сопр жени , первыфй входвыход которого  вл етс  первым входом- вьтходом устройства, регистр готовностей, блок микрокоманд, первый выход которого соединен со входом счетчика номеров абонентов, отличающеес  тем, что, с целью сокращени  аппаратурных затрат, оно содержит блок хранени  признаков готовностей, блок контрол  го- товности, причем первый вход блока хранени  признаков готовностей соединен с -выходом счетчика номеров абонентов и  вл етс  вторым входом-выходом устройства , второй вход и первый выход блока хранени  признаков готовностей соединены с первым выходом и первым входом блока сопр жени  соответственно, второй выход подключен к первому входу регистра готовностей, третий вход и третий выход блока хранени  признаков готовнос- тей подключены соответственно ко второму выходу и первому входу блока микрокоманд , первый вход-выход которого  вл етс  вторым входом-выходом устройства, второй вход-выход третьим входом-выходом устройства, а третий вход блока микрокоманд подсоединен к выходу блока контрол  готовности, третий выход блока микрокоманд - ко второму входу регистра готовностей , перва  группа выходов которого  вл етс  выходом устройства, а второй выход подключен к первому входу блока контрол  готовности, втора  группа входов которого  вл етс  входом устройства , причем второй вход и второй выход блока сопр жени   вл ютс  соответственно вторым входом и вторым выходом устройства . 11732 2. Устройство по п. 1, отличающее с   тем, что блок хранени  признаков готовностей содержит матрицу запоминающюс элементов, узел управлени , регистр адреса, дешифратор адреса, пер- вый и втсрой триггеры маски, триггер сбо , элемент ИЛИ, первый, и третий элементы И, причем вход регистра адреса  вл етс  первым входом блока, первый вход матрицы запоминающих элементов - вторым входом блока, вход узла управлени  - третьим входом блока, а выходы первого и второго элементов И, выход регистра адреса и выход триггера сбо   вл ютс  соответственно первым, вто рым и третьим выходами блока соответственно , причем выход регистра адреса св зан со входом дешифратора адреса и входом элемента ИЛИ, а вход подключен к первому выходу узла управлени , второй , третий и Четвертый выходы которого подключены соответственно к управл ющим входам первого и второго триггеров 2 маски, матрицы запоминающих элементов и триггера сбо , выход дешифратора адреса подключен ко второму входу матрицы запоминающих &amp;лементов, первый и второй выходы которой подключены соответственно к первым входам первого и второго элементов И, вторые входы которых подключены соответственно к выходам первого и второго триггеров маски, входы которых соединены со вторым входом устройства, причем первый, второй и третий входы третьего элемента И соединеНЫ соответственно с выходом элемента ИЛИ, первым и вторым выходами матрицы запоминающих элементов, а выход подключен ко входу триггера сбо . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 444062, кл. Q Об F 9/ОО, 1973. The invention relates to computing and can be used in devices controlling the exchange of information between computers and external devices.  A device for exchange control is known that contains a control unit, a switch, a priority unit l.  This device provides the exchange of information between the computer and external devices.  The disadvantage of this device is that its masters, t. e.  the devices starting the exchange operation are a computer (input-output channels), and the external devices are executive.  The computer determines the number of the external device with which it is necessary to exchange exchange commands (reception, output, control, etc. ), regulates the sequence of service signals exchange.  This makes it impossible to directly incorporate into the system douh and more computers, since each of them is leading according to the principle of exchange.  When building systems that include more than one computer, it is necessary to use additional devices (adapters) that allow computers to interface with each other, which leads to an increase in hardware costs when building systems.  The closest in technical essence to the present invention is a device containing an interface unit, the first input-output of which is the first input-output of the device, the readiness register, the block of microcommands, the first output of which is connected to the subscriber number counter 2.  However, the use of this device in the creation of systems also requires additional hardware costs.  The purpose of the present invention is to reduce hardware costs when building systems.  The goal is achieved in that the device contains a readiness sign storage unit, a readiness control block, the first input of the signage storage unit connected to the output of the subscriber number counter and the second input-output of the device, the second input and the first output of the signpost storage unit with the first output and the first input of the interface unit, respectively, the second output is connected to the first input of the readiness register, the third input and the third output of the readiness sign storage unit are connected to responsibly to the second output and the first input of the micro-command block, the first input-output of which is the second input-output of the device, the second input-output of the third input-output of the device, and the third input of the microcommand block is connected to the code of the readiness control unit, the third output the microinstruction block to the second input of the readiness register, the first group of outputs of which is the output of the device, and the second output is connected to.  the first input of the readiness control unit whose second group of inputs is the input of the device, the second input and the second output of the interface block being the second input and the second output of the device, respectively; the readiness indication storage unit contains an array of storage elements, an address register control node, an address decoder, the first and second mask triggers, the trigger trigger, the OR element, the first, second and third elements AND, the address register input being the first block input the first input of the matrix of storage elements - the second input of the block, the input of the control unit - the third input of the block, and the outputs of the first and second elements AND, the output of the address register and the output of the flip-flop are respectively the first, second and third outputs of the block, respectively, the output of the register of the address is associated with the input the decoder of the sdres and the input of the OR element, and the input is connected to the first output of the control unit, the second, third and fourth outputs of which are connected respectively to the control inputs of the first and second mask triggers, the matrix of storage elements and the trigger trigger The output of the address decoder is connected to the second input of the memory device, the first and second outputs of which are connected respectively to the first inputs of the first and second elements AND, the second inputs of which are connected respectively to the outputs of the first and second trigger of the digital input sensor, whose inputs are connected to the second input 424 device, the first, second and third inputs of the third element And is connected respectively to the output of the element OR, the first and second outputs of the matrix of storage elements, and the output is connected to the input of the trigger is bad  FIG.  1 shows a diagram of the device; Fig. 2 is a diagram of the matrix of the storage facility for readiness signs; Fig, 3 is a block diagram of the readiness control unit.  The device contains a block of 1 interface, a block of 2 microinstructions, a counter of 3 subscriber numbers, a block 4 of the storage of readiness signs, a register 5 of readiness, a block 6 of readiness control, 7 - an information highway; 8 - control line of their processor signals; 9 and 1 OUTPUTS of unit 2; 11, 12 and 13 - output, input, output unit 4 ;.  14 and 15 - input and output unit 6; 16 - address line; 17- source readiness highway; 18- receiver readiness trunk; 19- trunk, control signal exchange; 20 to 21 - information lines; 22 - external devices.  The readiness feature storage unit 4 contains an address register 23, an address decoder 24, a storage element matrix 25, an OR element 26, two mask triggers 27, a flip-flop 28, And 29-31 elements, a control node 32.  The readiness control unit contains elements 33-36 AND, elements 37-39 OR, time counter 40, trigger 41, the first output of microinstruction block 2 is connected to the input of the counter 3 subscriber numbers, the second output to the second input of readiness sign storage unit 4, the third output is connected to the control input of the register 5 readiness.  The output of the counter 3 subscriber numbers is connected to the first input of the readiness sign storage unit 4, the third output of which is connected to the first input of the readiness register 5, the second output to the second input of the micro-command block 2, and the first output and the third input are connected to the first input and output of the block 1, respectively mates  The output of the readiness control unit 6 is connected to the first input of the unit 2, the interface unit 1 carries out the electrical interface of the information trunk of the processor with the information highway of the system.  Block 2 of microinstructions controls the operation of all units of the device, sets the scanning modes of the node, and 57 also generates service signals accompanying the information during the exchange.  Counter 3 numbers of subscribers is designed to generate addresses of subscribers.  The feature storage unit 4 is finished.  Tey carries out the storage of signs characterizing the conditions and modes of exchange for each program.  The readiness register 5 is designed to issue readiness signals and maintain them throughout the entire exchange operation. The readiness control unit 6 determines the type of exchange operation, controls the progress of the exchange operation, determines the time of its beginning and end.  The device works as follows.  All exchange programs and, accordingly, subscribers 22 are assigned certain numbers.  Each external device (subscriber) exchanges information on one or several programs.  If an external device performs one-way information exchange (only receiving or only issuing), then its number matches the program number it implements, if the information is exchanged two-way, then this external device is allocated two numbers.  There are two types of exchange operations - Exchange 1 and Exchange 2.  In the Exchange operations, information is exchanged between the external device and the processor, with one program of operations Exchange 1 intended either to receive information from the external device or to output information to an external device from the processor.  In Operations 2, two external devices exchange information with each other, mine the processor.  Each exchange program is assigned a two-digit number, one bit of GP (readiness of the receiver for exchange), and a second bit of GI (readiness of the source for exchange).  The signs of the HU, GI of each program are stored in block 4 of readiness, and their recording and erasing is performed by the processor commands during the execution of the working programs.  On a command from a block of 2 microcommands, a counter of 3 subscriber numbers sequentially generates the numbers of subscribers that go to the address master system 16 and to the input of block 4 of readiness signs.  According to the number in the block 4 for the storage of readiness signs, the signs of the GI and GP of this program are read, which, after control, are recorded in the readiness register 5.  From the output of the register 5 readiness signals GI, SE come on outer jacket 17 and 18.  On the bus.  17 signals GI from all sources of information of the system, on the bus 18 signals SE.  All subscribers of the system 22 identify the address present on the address line 16.  The subscriber 22, who recognized the address, when ready to make an exchange, exposes a corresponding readiness signal to the bus 17 or 18.  One of the inputs of the control unit 6 1X) is connected to the tires 17 and 18.  In the readiness control unit 6, readiness analysis is carried out and signals are generated for the start of the exchange operation or the end of the exchange, which through the circuit 15 enters the 2 micro-command block.  The condition for the start of the Exchange 1 operation is the simultaneous presence of a HI signal at the output, 14 of the readiness register 5 and the HL signal; on bus 18, or a HU signal at output 14, and a HI signal on bus 17.  When the readiness signal for operation start is received from block 6 of the readiness control, Exchange 1, micro-command block 2 generates an auto-rupture signal AP, by which the processor interrupts the execution of the current program and proceeds to the execution of the exchange program.  The exchange program number enters the processor from the output 11 of the readiness indication storage unit 4 through the interface 1.  After the exchange is completed, subscriber 22 removes the corresponding readiness signal on bus 17 or 18, after which the readiness control unit 6 generates a signal The exchange end arriving via circuit 15 into block 2 of microcommands.  The last signal sets the circuit 9 in O readiness register 5 and generates a command for the counter 3 subscriber numbers to continue scanning addresses.  Perhaps the end of the exchange operation initiated by the processor.  In this case, the command comes from processor 8 to block 2 of microinstructions, which sets register 0 to readiness; The removal of the GI signal or the HH at the outputs 14 of the readiness register 5 is also for the readiness control unit 6, the catch for generating the End of Exchange signal.  The received information from the system 20 via the interface block I via the bus 7 enters the processor, or when transmitted from the bus 7 via the interface block 1 is transmitted from the processor to the bus 21 773 and then to the next subscriber 22.  The service signals accompanying the information are generated in block 2 of micro commands and are transmitted from one side to the system bus 19, and from the other side via bus 8 to the processor.  In the system, it is possible that two external devices exchange information directly without the processor.  In this case, the signs of the GP / CI, characterizing the corresponding exchange program of the readiness signs storage unit 4, have a zero value.  The device transmitting the information exposes the signal to the bus 17 to the bus 17, and the device receiving the signal sends the signal to the bus 18.  With the simultaneous presence of signals GI, GP on tires 17 and 18, the readiness control unit 6 generates a signal for the start of operation Exchange 2, which enters via circuit 15 to block 2 of microcommands.  In this case, the address scan stops, but in block 2 of the microinstructions, the AP signal for the processor and the service signals accompanying the operation are not generated.  External devices exchange information using the main lines of the system — information 20 and 21 and the control signal highway 19.  Upon completion of the exchange (removal of one of the signals from the GI, GP on buses 17 and 18), the readiness control unit 6 generates a signal for the End of Exchange and proceeds to the next number.  UNIT 6 readiness control of the organization also controls the time of establishing a connection (from the moment the address arrives on the address backbone until the signal forms the beginning of the exchange operation) and the duration of the exchange operation itself.  If the external device is not ready for exchange, then. After a certain time after the issuance of the address, the readiness control unit 6 generates a transition signal to the next address.  If the initiation from the exchange operation lasts more than a certain time interval, the readiness control unit 6 also generates a transition signal to the next address.  In this way, the health of the system is ensured when a subscriber is out of service.  When operating in the system of several computers, the counter 3 numbers of subscribers works only in the device controlling the exchange of one computer.  In the rest of the computers, the counter 3 numbers of subscribers is blocked, the blocking is carried out by switching to 2 of them.  The access to block 4 of readiness signs in such computers is addressed to the number present on the address line, and all further work is carried out as described above.  The counter 3 subscriber numbers can be included in the exchange control unit of any computer, but only one. .  Outputs. register 23 addresses are connected to the inputs of the element OR 26 and the inputs of the decoder.  24 addresses, the outputs of which are connected to the address inputs of the matrix 25 of the storage elements.  The outputs of the matrix 25 of the storage elements are connected to the inputs of the AND elements 29-31, one of the inputs of the AND element 29 is connected to the tricks; element OR 26, one of the inputs of the elements And AOR and 31 is connected to the output of the corresponding trigger 27 of the mask.  The output element And 29 is connected to the input of the installation in 1 of the trigger 28 failure.  The control input of the address register 23, the control inputs of the mask triggers 27, the setup input of the fault trigger 28, and the inputs of the Write, Read commands, the matrix 25 of storage elements are connected to the corresponding outputs of the control unit 32.  The matrix 25 of storage elements is designed to store two-digit numbers, where N is the total number of exchange programs in the system.  The control unit 32 decodes the command and generates control signals to execute the command.  There are three commands for accessing block 4 of readiness signs: Write, Count, Set Mask.  The Write, Read commands are accompanied by the number of the number that is written or read when the matrix 25 is accessed.  The number number is recorded in address register 23, decrypted by address decoder 24, and in the form of positional signals is fed to the address inputs of memory array 25.  . Mask triggers 27 serve to mask reception or release of information.  On the Set Mask command, a two-digit number is written to the mask triggers 27.  Each trigger 27 is designed to mask (prohibit issue) the corresponding signal GI or HU through elements 30 and 31.  When the Read command is executed, the read number is monitored.  If, when reading at any address other than zero, at the output of the matrix 25 of the storage elements there are two units, the signal appears at the output of the element 29, which sets the trigger 28 to 1 to fail.  From the output of the trigger 28, the signal in circuit 13 enters the microinstruction block, which leads to the processor.  The program number, in the readiness signs of which a failure was detected, from the output of the register 23 of the address along the target I is brought to the computer via the interface unit.  The cell of the storage element array 25 having the zero address code is used for monitoring.  When conducting a control, two units are recorded in this cell.  When reading at the zero address, there is no output of the OR 26 element and no signal is generated.  Signals GI, GP from the output of block 4 of signs of readiness are recorded in the register 5 of readiness and arrive at lanes 17 and 18.  As a result, the readiness control unit 6 is activated, the 2 micro-commands block, the AP signal and the zero exchange program code are sent to the processor.  In this way, the control device of the fraud is monitored.  Each time the Read command is executed, the control node 32 sets the trigger 28 to O, preparing it for operation.  When the program number is changed by command from block 2 micro-instructions, it is set to 1 trigger 41, which allows counting interval counting, in time counter 40 from blocks 2 micro-instructions.  The 1st and 33st lines captures the simultaneous presence of GI signals on bus 17 and the GI signal at output 14 of the readiness register 5, And 35 records the presence of Gp signals on bus 18 and the GI signal on bus 14. in circuit 42 “If there are simultaneous HI and HPS signals on the tires.  17 and 18, the signal Exchange 2 is generated, which through circuit 43 enters block 2 of micro-instructions.  The time counter 40 has two outputs: the first output corresponds to the allowable connection establishment time Tu, the second output to the maximum exchange time Td.  If, after a time, none of the signals 1, Exchange 2, the signal from the first output of the 4O time counter through the element 36 and the element OR 39 enters the circuit 44 in block 2 of microcommands as a signal to go to the next program.  Any short-circuit signals Exchange 1, Exchange 2 through the element OR 38 blocks the operation of the element AND 36.  If after some maximum allowable time the exchange operation is not completed, the signal from the second output of the time counter 40 through the element OR 39 enters output 44. Each time after the completion of the exchange operation, the block 2 microcommands cjff via circuit 45 sets the trigger 41 to O and the counter 4O of time.  The proposed device provides for the exchange of information in the system both between a computer and external devices, and between external devices (including between computers) without additional hardware costs.  Claim 1.  The exchange control device containing the interface unit, the first input output of which is the first input input of the device, the readiness register, the microinstructions unit, the first output of which is connected to the input of the subscriber number counter, characterized in that it contains the unit storage of readiness signs, readiness control unit, the first input of the readiness signs storage block is connected to the output of the subscriber number counter and is the second input-output of the device, the second The one and the first output of the readiness indication storage unit are connected to the first output and the first input of the interface unit, respectively, the second output is connected to the first input of the readiness register, the third input and the third output of the readiness sign storage unit are connected respectively to the second output and the first input of the microcommand block , the first input-output of which is the second input-output of the device, the second input-output of the third input-output of the device, and the third input of the microcommand block is connected to the output of the control block ready the third output of the microinstructions unit to the second input of the readiness register, the first group of outputs of which is the device output, and the second output is connected to the first input of the readiness control unit, the second group of inputs of which is the device input, and the second input and the second output of the counter The wands are respectively the second input and the second output of the device.  11732 2.  The device according to claim.  1, characterized in that the readiness sign storage unit contains a matrix of memory elements, a control node, an address register, an address decoder, first and three mask triggers, a trigger trigger, an OR element, a first, and a third AND element, and the address register input is the first input of the block, the first input of the array of storage elements is the second input of the block, the input of the control unit is the third input of the block, and the outputs of the first and second elements AND, the output of the address register and the output of the trigger flush are respectively the first, second and third the block outputs, respectively, the address register output is connected to the address of the address decoder and the input of the OR element, and the input is connected to the first output of the control unit, the second, third and fourth outputs of which are connected respectively to the control inputs of the first and second triggers 2 masks, matrices storage elements and a flip-flop trigger, the output of the address decoder is connected to the second input of the matrix of storage &amp; elements, the first and second outputs of which are connected respectively to the first inputs of the first and second And elements, the second inputs of which are connected respectively to the outputs of the first and second mask triggers, the inputs of which are connected to the second input of the device, the first, second and third inputs of the third element AND are connected respectively to the output of the OR element, the first and second outputs of the matrix of storage elements, and the output is connected to input trigger flush.  Sources of information taken into account during the examination 1. USSR Author's Certificate No. 444062, cl.  Q About F 9 / GS, 1973.   2.Авторское свидетельство СССР № 474006, кл. G 06 F 9/00, 1974. (прототип).2. USSR author's certificate number 474006, cl. G 06 F 9/00, 1974. (prototype). KofovecconKofoveccon iJ П iJ P Фиг.дFig.d t5t5
SU772539025A 1977-11-04 1977-11-04 Exchange control device SU732842A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772539025A SU732842A1 (en) 1977-11-04 1977-11-04 Exchange control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772539025A SU732842A1 (en) 1977-11-04 1977-11-04 Exchange control device

Publications (1)

Publication Number Publication Date
SU732842A1 true SU732842A1 (en) 1980-05-05

Family

ID=20731066

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772539025A SU732842A1 (en) 1977-11-04 1977-11-04 Exchange control device

Country Status (1)

Country Link
SU (1) SU732842A1 (en)

Similar Documents

Publication Publication Date Title
US4755995A (en) Program update in duplicated switching systems
US4076970A (en) Switching system having a central controller for accessing individual telephone circuits for testing
GB1081811A (en) Data handling system
US3651480A (en) Program controlled data processing system
SU778723A3 (en) Control device of long-range communication automatic commutation station
SU732842A1 (en) Exchange control device
JPS648958B2 (en)
SU1734251A1 (en) Double-channel redundant computing system
SU1425675A2 (en) Channel simulator
SU1405067A1 (en) Combination channel
US3737869A (en) Electric control distributor
JPS6138665B2 (en)
SU1488812A1 (en) Computer/external device interface unit
SU809139A2 (en) Interface device
JPH1023048A (en) Communication control method
SU1312591A1 (en) Interface for linking electronic computer with peripheral unit
SU1661820A2 (en) Operatorъs trainer
SU1001070A1 (en) System for exchange of data between information processors
SU1474663A2 (en) Computer/communication channel multichannel interface
SU694863A1 (en) Device for a test control of digital assemblies of computers
SU1497619A1 (en) Data exchange unit
SU662928A1 (en) Device for interfacing communication channels with digital computer
SU1539787A1 (en) Multichannel processor-to-subscribers interface
SU1288706A1 (en) Interface for linking computer with communication channels
SU1377857A2 (en) Channel simulator