SU1425675A2 - Channel simulator - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано дл  контрол  и наладки устройств ввода-вывода информации и  вл етс  усовершенствованием известного устройства по а.с. № 1174927 Целью изобретени   вл етс  повышение достоверности контрол  и сокращение времени наладки и контрол  внешних устройств. Цель достигаетс  тем, что в устройство введены блок усилителей-передатчиков, регистр сдвига и блок диагностики, включаю- шу1Й узел микропрограммного управлени , регистр команд, регистр адреса , дешифратор команд, дешифратор адреса, счетчик байтов, узел пам ти, схему сравнени , узел контрол  интервалов , дешифратор кода, элемент И, элемент ИЛИ, элемент задержки, коммутатор и выходной регистр. Суть изобретени  заключаетс  во введении диагностики внешнего канала и выдаче полной информации о состо нии этого канала при обнаружении оишбки в процессе обмена. Введение в имитатор канала устройства диагностики позволит примен ть его дл  контрол  вычисли- тельньк систем в рабочем режиме.14 ил. а (ЛThe invention relates to computing, can be used to monitor and set up input / output devices for information, and is an improvement on the known device by A. No. 1174927 The purpose of the invention is to increase the reliability of control and reduce the time for setting up and controlling external devices. The goal is achieved by introducing an amplifier / transmitter block, a shift register and a diagnostic block, including a firmware control node, a command register, an address register, a command decoder, an address decoder, a byte counter, a memory node, a comparison circuit, a control node interval, code decoder, AND element, OR element, delay element, switch and output register. The essence of the invention lies in the introduction of diagnostics of the external channel and the issuance of complete information on the status of this channel when an error is detected during the exchange process. Introduction to the channel simulator of a diagnostic device will allow it to be used to monitor computing systems in an operating mode. 14 sludge. a (L

Description

4four

to елto eat

о: слabout: sl

N)N)

- ирретение относитс  к пычнс.чи- Tojn.Moi t техлике, может быть нсполь- noFiano дл  коитрап  и наладки уст- poiic rri ввода-вр 1вода информации и  вл етс  усорершенствованисм известно- О устройства по авт.св. N ° 117А927. Целью изобретени   вл е тс  повы- шсч;ие достоверности контрол  и сокращение времени наладки и контрол  внешних устройств. - Interrogation refers to a tweak to-To.n.Moi t technic, can be used for coitracking and adjusting a device for entering information-input information, and is the efficiency of the device known by the author. N ° 117A927. The aim of the invention is to improve the reliability of control and reduce the time for setting up and controlling external devices.

На фиг.1 представлена блок-схема имитатора канала; на фиг.2 - блок- схема блока диагностики; на фиг.3-5- функциональные узла контрол  ер валов, дешифратора кодов и узла микропрограммного управлени  блока диагностики; на фиг.6 - граф-алго - ритм состо ний и переходов узла микропрограммного управлени  блока диагностики; на фиг.7-10 - функциональные схемы блока перезапусков, блока селективной индикации, блока пам ти данных и блока управлени ;на фиг. 1 1 - граф-алгоритм состо ний и переходов блока управлени ; на фиг,12-14 - Функциональные схемы блока стандартного сопр жени , блока формировани  данных и- блока задани  режима и индикации .Figure 1 presents the block diagram of the simulator channel; figure 2 is a block diagram of the diagnostic unit; 3 to 5 functionalities of the shaft monitor, the code decoder, and the firmware control node of the diagnostic unit; FIG. 6 shows a graph-algo-rhythm of the states and transitions of the microprogram control unit of the diagnostic unit; Figures 7-10 are functional diagrams of a restart unit, a selective indication unit, a data storage unit, and a control unit; 1 1 - graph-algorithm of states and transitions of the control unit; FIGS. 12-14 — Functional diagrams of a standard interface block, a data generation unit, and a mode setting and indication block.

Имитатор канала содержит (фиг,1) тины 1 информационных входа-выхода канала, блок 2 стандартного сопр жени , блок 3 управлени , буферный регистр 4, блоки 5 и 6 пам ти данных и управл ющих слов, блок 7 формировани  данных, регистры 8 и 9 данных и управл ющих слов, блок 10 се-/ лективной индикации, блок 11 перезапусков , блок 12 задани  режима и индикации , шины 13. и 14 входа и выхода сигналов начальной установки имитатора , блок 15 усилителей-передатчиков , регистр 16 сдвига, блок 17 дийг ностики и группу информационно-инди- каторнЕ)1х выходов 18.The channel simulator contains (FIG. 1) Tina 1 of information channel input-output, standard conjugate block 2, control block 3, buffer register 4, blocks 5 and 6 of data memory and control words, data generating block 7, registers 8 and 9 data and control words, block 10 of the selective / electric display, block 11 of restarting, block 12 of setting the mode and display, bus 13. and 14 inputs and outputs of the signals of the simulator initial installation, block 15 of amplifier-transmitters, shift register 16, block 17 diy nostiki and group information-indicator) 1x outputs 18.

Блок 17 диагностики содержит (фиг.2) узел 19 микропрограммного управлени , регистр 20 команд, регистр 21 адреса, дешифраторы 22 и 23 команды и адреса, счетчик 24 байтов , узел 25 пам ти, схему 26 сравнени , узел 27 контрол  интервалов, дешифратор 28 кода, элемент И 29, элемент ИЛИ 30, элемент 31 задержки, коммутатор -32 и выходной регистр 33.The diagnostic unit 17 contains (FIG. 2) the firmware control node 19, the instruction register 20, the address register 21, the decoders 22 and 23 commands and addresses, a 24 byte counter, a memory node 25, a comparison circuit 26, an interval control node 27, a decoder 28 code, the element And 29, the element OR 30, the element 31 of the delay, the switch -32 and the output register 33.

Узел 27 контрол  интервалов содержит (фиг.З) элементы 34-36 задержки.Node 27 control intervals contains (fig.Z) elements 34-36 delay.

00

5five

00

5five

00

5five

00

элемент. И 37-.(7, лс:ггриты 48-33, однот б -  то11, 36-70 i -inсмент HI , 7 1 . Дешифратор 28 кода содержит (фиг.4) од1кп ачр дные сумматоры 72.1-72.7, элеме))т НЕ 73, элемент ИЛИ 74 и элемент И 75.element. And 37 -. (7, hp: grigrit 48-33, one b - that 11, 36-70 i-ins HI, 7 1. The code decoder 28 contains (figure 4) one cpd adders 72.1-72.7, elem)) t NOT 73, the element OR 74 and the element AND 75.

Узел 19 микрог рограммного управлени  содержит (фиг.5) входной мультиплексор 76, посто нную пам ть 77 и выходной регистр 78.The microprogram control unit 19 contains (FIG. 5) an input multiplexer 76, a fixed memory 77 and an output register 78.

Блок 11 перезапусков содержит (фиг.7) первый элемент ИЛИ 79, первый 80, второй 81, третий 82, четвертый 83 и п тьш 84 элементы И, генератор 85 опорной частоты, делитель 86 частоты, коммутатор 87, второй элемент ИЛИ 88 (формирователь импульсов) и 89-93 сигналов Код частоты, Генератор, Сброс пульта , Комплекс и Ведущий первого входа блока.The restarting unit 11 contains (FIG. 7) the first element OR 79, the first 80, the second 81, the third 82, the fourth 83 and five And 84 elements AND, the reference frequency generator 85, the frequency divider 86, the switch 87, the second element OR 88 (driver pulses) and 89-93 signals Frequency Code, Generator, Remote Reset, Complex and Master of the first block input.

Блок 10 селективной индикации содержит (фиг.8) схему 94 сравнени , счетчик 95, элемент ИЛИ 96, 97 сигнала Количество байтов первого входа блока, тины 98-101 сигналов Сброс пульта, Байт данных, Байт состо ни  и Разрешение второго входа блока.Selective indication unit 10 contains (Fig. 8) comparison circuit 94, counter 95, signal element OR 96, 97. The number of bytes of the first block input, 98-101 signals of the console reset, data byte, status byte and resolution of the second block input.

Блок 5 пам ти даннык содержит (фиг.9) пам ть 102, коммутаторы 103 и 104 старших и младших разр дов адреса , схему 105 сравнени , счетчик 106 данных и шину 107 сигнала Работа адресного входа блока.Data memory block 5 contains (FIG. 9) memory 102, switches 103 and 104 of the lower and lower address bits, comparison circuit 105, data counter 106 and signal bus 107. Block address input operation.

Блок 3 управлени  содержит (фиг, 10) входной мультиплексор 108,посто нную , пам ти (ПЗУ) 109 и выходной регистр 110.Control unit 3 contains (FIG. 10) an input multiplexer 108, a constant, a memory (ROM) 109 and an output register 110.

Блок 2 стандартного сопр жени  содержит (фиг.12) усилители-передатчики 111, усилители-приемники 112 сигналов идентификации и управлени , усилители-приемники 113 и усилители- передатчики 114 информационных сигналов 1ШН-А и ШИН-К, узеп 115 контрол  четности, схему 116 сравнени  адресов , узел 117 формировани  контрольного разр да, де лифратор 118 байта состо ни  и коммутатор 119.Standard interface block 2 (Fig. 12) includes amplifiers-transmitters 111, amplifiers-receivers 112 of identification and control signals, amplifiers-receivers 113, and amplifiers-transmitters 114 of information signals 1ShN-A and SHIN-K, parity control unit, terminal 115 116 address comparison, test pattern generation node 117, de-birator 118 status bytes, and switch 119.

Блок 7 формировани  данных содержит (фиг.13) коммутатор 120, регистрData generation unit 7 contains (FIG. 13) switch 120, a register

121сдвига, посто нную пам ть (ПЗУ)121shift memory (ROM)

122символьных кодов, счетчик 123 и схему 124 сравнегги .122 character codes, counter 123 and circuit 124 snedeggy.

Блок 12 задани  режима и индикации содержит (фиг,14) регистр 125, элементы 126 индикаи -ш, тумблерные регистры 127-130, переключатель 131 режимов , кнопку 132 сброса и начального пуска и тумблеры 133 управлени  блоком 17 диагностики и блоком 15 усилителей-передатчиков .The mode setting and indication unit 12 contains (FIG. 14) register 125, indicia-ch elements 126, toggle registers 127-130, mode switch 131, reset and initial start button 132 and control toggle-switches 133 by diagnostic unit 17 and transmitter-amplifier unit 15 .

Посредством шин 1 имитатор канала (ИК) подключаетс  к периферийному - устройству (ПУ). Блок 2 осуществл ет согласование входных и выходных сигналов интерфейса, дополн ет коды адресов, операций и данных, передаваемых в ПУ по информационным шинам ка- напа (ШИН-К) контрольным разр дом, сравнивает адрес, поступивший от ПУ по информациоиньгм шинам абонента (ШИН-А), с заданным, контролирует на четность байты адресов, состо ний и данных, поступающих от ПУ по ШИН-А, дешифрирует байт состо ни . Блок 3 управлени  обеспечивает координацию работы всех узлов ИК с помощью управл ющих и синхронизирующих сигналов, формируемых блоком в соответствии с заданной программой, режимами, сигналами от ПУ и алгоритмами работы.Through bus 1, a channel simulator (IR) is connected to a peripheral device (CP). Unit 2 matches the input and output signals of the interface, complements the codes of addresses, operations and data transmitted to the control panel over the information buses of the cannon (ShIN-K) with the check bit, compares the address received from the control unit over the information buses of the subscriber (the Shin -A), with the specified, controls the parity of the bytes of addresses, states and data received from the control panel over SHIN-A, decrypts the status byte. The control unit 3 ensures the coordination of the operation of all IC nodes using control and synchronization signals generated by the unit in accordance with a given program, modes, signals from the control panel and operation algorithms.

Буферный регистр 4 служит дл  запоминани  байтов данных, адресов и. состо ний, поступающих по ШИН-А от ПУ через блок 2, содержимое регистра 4 инициируетс  в блоке. Блок 5 пам ти данных служит дл  хранени  и вьща- чи данных в ПУ по ШИН-К через регистр 8 и блок 2, предварительно занесен- ных в блок 5 с блока 12. Эти данные необходимы дл  разметки носителей, задани  границ и зон и т.д. при работе с ПУ типа накопителей на лентах , дисках,барабанах (т.е. данные, организованные в производные,достаточно сложные структуры).Buffer register 4 is used to store data bytes, addresses, and. the states arriving via SHIN-A from the PU through block 2, the contents of register 4 are initiated in the block. Data memory block 5 is used for storing and transferring data to the PU via SHIN-K through register 8 and block 2 previously stored in block 5 from block 12. These data are necessary for marking media, defining boundaries and zones, and t .d when working with PUs like drives on tapes, disks, drums (i.e., data organized into derivatives, rather complex structures).

Блок 6 пам ти управл ющих слов Служит дл  хранени  заданной с блока 12 программы, состо щей из управл ющих слов следующего формата:The control word memory block 6 is used to store the program specified from the block 12, consisting of control words of the following format:

|нпу коп кч Фл Бпд| npu kp kch Fl Bpd

где НПУ - поле номера периферийногоwhere NPU is the peripheral number field

ГО устройства; КОП - поле кода операций; 1СЧ - поле количества чисел; БПД - поле базы пам ти данных; GO device; KOP - opcode field; 1СЧ - the field of the number of numbers; TU is a database field;

ФЛ - поле флажков. Содержимое полей НПУ и КОП передаетс  н ПУ. Содержимое пол  КЧ определ етс  количеством передава FL - field flags. The contents of the fields PNU and KOP transmitted n PU. The content of the field is determined by the amount of transmission

00

5five

00

5five

00

5five

00

5five

00

5five

емых в ПУ или ггринимаемых от ПУ байтов данных. В поле ФЛ содержатс  флажки-признаки блокировки счета данных, цепочки данных и команд,работы с тем или иным типом данных и т.п. Поле базы пам ти данных предназначено дл  программного разбиени  пам ти данных на зоны путем базировани  адреса.data bytes in the control panel or received from the control panel. The FL field contains checkboxes — indications of blocking of the data account, the chain of data and commands, work with one or another data type, etc. The data base memory field is intended to programmatically partition the data memory into zones by basing the address.

Блок 7 формирует переменньп код дл  передачи в ПУ. Регистры 8 и 9 -, служат дл  хранени  текущих значений соответственно байта данных и управл ющего слова. Запись в регистры 8 и 9 производитс  из соответствующего блока 5 и 6 или с блока 12.Block 7 generates a variable code for transmission to the PU. Registers 8 and 9, are used to store the current values of the data byte and the control word, respectively. The entry in registers 8 and 9 is made from the corresponding block 5 and 6 or from block 12.

Блок 10 селективной индикац ш уп- правл ет записью в буферный регистр 4 заданных с блока 12 байтов данных или состо ний, поступающих от ПУ. Блок 11 перезапусков обеспечивает циклический режим работы ИК при наличии неисправностей в ПУ, а также совместную работу с другим ИК, ко- торый подключаетс  к шинам 13 и 14. БЛОК 12 содержит органы управлени  и индикации и служит дл  задани  ре- ,жимов работы ИК и контрол  работы ПУ. I Имитатор канала работает следую- щим образом.The selective display unit 10 controls the writing to the buffer register 4 of 12 data bytes or states received from the control unit from the unit. The restarting unit 11 provides the cyclic operation mode of the IC in the presence of faults in the control panel, as well as joint operation with another IR, which is connected to the buses 13 and 14. The BLOCK 12 contains the control and display elements and serves to set the IR and operation modes. control work PU. I The channel simulator works as follows.

I ИК выполн ет программирование и контроль ПУ. Программирование предназначено дл  задани  программ проверки ПУ и режимов работы ИК. Задание программы заключаетс  в записи в блок 6 через регистр 9 управл ющих слов, заданных с блока 12 по адресам . При необходимости (в программе есть управл ющие слова, содер- жащие признак работы с пам тью дан- ных) с блока 12 через регистр 8 и блок 5 занос тс  данные. Кроме того, на блоке 12 органами управлени  задаютс  основные и вспомогательные режимы работы. Основные режимы: Такт, Автомат, Генератор, вспомогательные: Монопольный,Ведомый. лекс, Блок селекции включен и т.д.I The IC performs programming and control of the PU. Programming is intended for setting the programs for testing the control panels and operating modes of the IC. The task of the program consists in writing to block 6 through the register 9 of control words specified from block 12 by addresses. If necessary (in the program there are control words containing the sign of working with the data memory) from block 12 through the register 8 and block 5 the data is entered. In addition, at block 12, the controls set the main and auxiliary modes of operation. The main modes: Tact, Automatic, Generator, auxiliary: Monopoly, Slave. Lex, Selection block is on, etc.

После задани  программы проверки осуществл етс  ее контроль, а при необходимости и контроль данных путем считывани  управл ющих слов и данных на злементы индика11 1И блока 12 соответственно с блоков 6 и 5 через регистры 9 и 8. После этого устанавливаетс  контроль ПУ, при котором осуществл е тс  собственно проверка ПУ. При этом блок 3 выбираетAfter setting the verification program, it is monitored, and, if necessary, data is monitored by reading control words and data on the elements of the indicator 11 1I of block 12, respectively, of blocks 6 and 5 through registers 9 and 8. After that, control of the control panel is set, at which time mc actually check PU. In this block 3 selects

: б,11с1ка 6 в регистр 9 первое управл ю- ЦИО слово и вводит и НУ последора- тельиость сигналов начальной выборки , в процессе которой через блок 2 в У поступают байты адреса и кода опеации из регистра 9, а от ПУ в блок 2 поступают байты адреса и состо ни . 2 сравнивает адрес, посту- паюгций от ПУ, и заданный в управл ющем слове и анализирует байт состо ни . Если байт состо ни  не содержит указателей сбо , то блок 3 организует обмен данными с ПУ. При приеме данных от ПУ в ИК последние контроируютс  блоком 2 на четность и при необходимости (сбой по четности в анньк или режим работы Такт) занос тс  в регистр 4 и инициируютс  на блоке 12. При передаче данных в ПУ последние поступают с блока 7 или с блока 5. Выбор источника данных определ ет значение соответствующих разр дов в поле ФЛ управл ющего слова , наход щегос  в данный момент в регистре 9. Если источником  вл етс  блок 7, то в поле ФЛ имеетс  также указатель, определ юпц й тип данных. Если источником данных  вл етс  блок 5, то адрес данных определ етс  с учетом пол  БПД управл ющего слова. При задании данных (Программирование ) последние поступают в пам ть: b, 11s1ka 6 in register 9, the first control is the word and enters and the sequence of signals of the initial sample, during which, through block 2, the address and byte code bytes are received from register 9, and from the control unit into block 2 bytes of address and status. 2 compares the address received from the control panel and the one specified in the control word and analyzes the status byte. If the status byte does not contain a failure pointer, then block 3 organizes data exchange with the control panel. When data is received from the PU, the latter are controlled by the block 2 to evenness and, if necessary (parity failure, in ankk or Tact operation mode) are entered in register 4 and triggered at block 12. When transmitting data to the control unit, the latter are received from block 7 or sec. Block 5. The choice of the data source determines the value of the corresponding bits in the FL field of the control word currently in register 9. If the source is block 7, then the FL field also has a pointer, which defines the data type. If the data source is block 5, then the data address is determined by taking into account the control word BAP. When setting the data (Programming), the latter are sent to the memory.

102с блока 12 по адресам, заданным с блока 12 и поступающим на адресные входы пам ти 102.через коммутаторы102c of block 12 to the addresses specified from block 12 and arriving at the memory address inputs 102. through switches

103и 104. При считывании данных (Контроль ПУ) последние из пам ти 102 нанос тс  в регистр 8, а адрес выбираемых данных определ етс  либо значени ми счетчика 106, старшие и младшие разр ды которого поступают на адресные входы пам ти 102 соот- етственно через коммутаторы 103 и « 104, либо младшими разр дами счетчика 106 и значением пол  -БПД текущего управл ющего слова. Это позвол ет ис-/ пользовать блок 5 как единое запоминающее устройство или как несколько независимых запоминаю1цих устройств младшего объема. Последнее необходимо при выполнении цепочки управл ю- I jux слов, предусматринающих передачу в ЛУ различных массивов данных.103 and 104. When reading data (Control PU), the last memory 102 is written to register 8, and the address of the selected data is determined either by the values of the counter 106, the high and low bits of which are sent to the address inputs of the memory 102 respectively through switches 103 and "104, or lower bits of the counter 106 and the value of the field-BPD of the current control word. This allows the use / use of block 5 as a single storage device or as several independent storage devices of lower volume. The latter is necessary when executing a chain of control — I jux words that provide for the transfer of various data arrays to the LU.

При достижении счетчиком 106 значени , содержащегос  в поле КЧ упр авл ющего слова, что фиксируетс  схемой 105 сравнени , в блок 3 передаетс  сигнал окончани  обмена, поWhen the counter reaches 106, the value contained in the control field of the control word, which is fixed by the comparison circuit 105, is transmitted to block 3 by the signal of the end of the exchange,

00

5five

00

которому последний вводит в ПУ через блок 2 последовательность окончани  обмена. Схема 105 сравнени  и счетчик 106 работают независимо от того, кака  операци  (передача или приём данных) задана в управл ющем слове.to which the latter enters into the PU via block 2 the sequence of ending the exchange. The comparison circuit 105 and the counter 106 operate regardless of what operation (transmission or reception of data) is specified in the control word.

В последовательности окончани  ИК получает конечный байт состо ни  от ПУ и в зависимости от указателей в поле ФЛ переходит к выполнению следующей команды программ (в поле ФЛ задана цепочка команд) или завершает выполнение проверки (в поле ФЛ отсутствует указатель цепочки ко-, манд).In the end sequence, the IR receives the final status byte from the control unit and, depending on the pointers in the FL field, proceeds to execute the next program command (the command chain is set in the FL field) or terminates the test (there is no co- or mand chain indicator in the FL field).

При приеме данных от ПУ воз-дика- ет необходимость их визуального контрол . Если ПУ не способно работать в потактном режиме (например, накопители на дисках и лентах, фотосчитыватели и т.д.), то контроль осуществл етс  с помощью блока 10, которьш обеспечивает запись в регистр 4 и 5 последующую индикацию на блок 12 необходимого байта данных или байта состо ни . Дл  этого на блоке 12 набираетс  номер (по пор дку) требуемого байта, который поступает в блок 0 10 по шинам 97 Количество байтов на первые информационные входы схемы 94 сравнени . Счетчик 95 предварительно обнулен с блока 12 сигнала Сброс по шине 98. Сигналы Байт -jg данных по шине 99 или Байт состо ни  по шине 100 поступают через элемент ИЛИ 96 на счетный вход счетчика 95 и модифицируют его значение. При совпадении значени  счетчика 95 40 и кода на шинах 97 Количество байт, а также при наличии сигнала Разрешение на шине 101 (формируемом блоком 3 при наличии режима Блок селек- ц;ии включен) схема 94 сравнени  вы- 45 рабатывает сигнал записи в регистр 4 байта данных дл  состо ни , поступающих от ПУ.When receiving data from the PU, there is a need for their visual control. If the control panel is not able to operate in a continuous mode (for example, disk and tape drives, photo readers, etc.), the control is carried out using block 10, which ensures that the required data byte is written to register 4 and 5. or status byte. To do this, at block 12, the number (in order) of the required byte is dialed, which goes to block 0 10 via buses 97 The number of bytes at the first information inputs of the comparison circuit 94. Counter 95 is preset from signal block 12. Bus 98 is reset. Byte-jg signals on bus 99 or Status Byte on bus 100 are sent through the OR 96 element to the counter input of counter 95 and modify its value. If the value of the counter is equal to 95 40 and the code on the busses 97 Number of bytes, as well as if there is a signal. Resolution on bus 101 (generated by block 3 with selector block mode; and enabled) comparison circuit 94 produces 45 write signal to register 4 data byte for the state coming from the PU.

ИК в режиме Такт обеспечивает установку в сброс каждого сигнала интерфейса по нажатию кнопки на блоке 12. В режиме Автомат по нажатию кнопки на блоке 12 выполн етс  вс  заданна  программа или ее часть (при неисправности ПУ). При наличии указател  цепочки команд в последнем управл ющем слове и при исправности ПУ в режиме Автомат происходит зацикливание програм -1ы. Режим Генератор существенно облегчает поиск неисправ50IR in Tact mode provides setting to reset each interface signal by pressing a button on block 12. In Automatic mode by pressing a button on block 12, the entire program or its part is executed (if the control panel malfunctions). If there is a command chain indicator in the last control word and when the control panel is operational in the Automatic mode, the program -1s loops. Generator mode greatly facilitates troubleshooting50

5555

ностн, так как обеспечивает автоматический 1у1клический запуск выполнени  программы. : апуск ИК в различных ре- жнмах работы осуществл етс  блоком 11. При отсутствии сигнала Комплекс на шине 98 в peJкимax Такт и Автомат (отсутствие сигнала на пшне 90) сигнал Сброс пульта на пшне 91 отnostn, as it provides an automatic 1iClic launch of program execution. : IR start-up in various operation modes is performed by block 11. In the absence of a signal, the Complex on the bus 98 in the clock Tact and Automatic (no signal on the pin 90) signal Resetting the console on pin 91 from

блока 12 через элемент И 84 поступает ю подключаетс  одна из имн входных сигна формирователь 88, а с его выхода через элементы И 81 и ИЛИ 79 - в блок 3. По этому сигналу блок 3 осуществл ет запуск ИК. Б режиме Генератор (наличие сигнала на шине 90) генера- тор 85 и делитель 86 формируют группу периодических сигнадов с различны ми частотами Один из этих сигналов через коммутатор 87 и элемент И 83 поступает на вход формировател  88, а с его выхода через элементы И 81 и ИЛИ 79 - в блок 3 и организует периодический запуск ИК, Частота запун ска зависит от сигналов Код частоты на шинах 89, поступающих с блока 12 на входы коммутатора 87. Блок 11 обеспечивает также синхронизацию работы двух ИК при проверке ОУ типа адаптер канал - канал. В этом случае с блока 12 задаетс  режим Комплекс. Если задан режим Ведущий (сигнал на .шине 93), то данный ИК синхронизирует работу другого ИК, выдава  ему по шине 14 (через элементы И 82 и ИЛИ 79) сигнал начальной установки.block 12 through the element 84 and 84, one of the input signals of the driver 88 is connected, and from its output through the elements 81 and OR 79 - into block 3. By this signal, block 3 starts the IR start. In Generator mode (presence of signal on bus 90), generator 85 and divider 86 form a group of periodic sigads with different frequencies. One of these signals comes through switch 87 and AND 83 enters the input of imager 88, and from its output through AND 81 elements and OR 79 - to block 3 and organizes periodic IR triggering. The startup frequency depends on the signals of the frequency code on buses 89 coming from block 12 to the inputs of switch 87. Block 11 also provides synchronization of two IRs when checking adapter type channel-channel . In this case, from block 12, the Complex mode is set. If the Master mode is set (signal on bus 93), then this IR synchronizes the operation of another IR, issuing to it via bus 14 (via elements AND 82 and OR 79) a signal of the initial installation.

Если режим Ведущий не задан, то данньм ИК синхронизируетс  другим ИК получа  по шине 13 сигнал начальной установки и передава  его в блок 3 через элементы И 80 и ИЛИ 79.If the Master mode is not set, then the IR is synchronized by another IR receiving the signal of the initial installation via bus 13 and transmitting it to block 3 via AND 80 and OR 79 elements.

Блок 3 управлени  (фиг.10) может быть реализован в виде микропрограммного автомата, на граф-алгоритме которого (фиг.11) в кружках изображе адрес  чейки ПЗУ 109, в которой хранитс  микрокоманда, дугами изображены переходы из одного состо ни  в другое.The control unit 3 (Fig. 10) can be implemented as a firmware automat, whose graph-algorithm (Fig. 11) in the circles of the image shows the cell address of the ROM 109 in which the microcommand is stored, transitions from one state to another are shown in arcs.

Мультиплексор 108 предназначен дл . реализации условных переходов. ПЗУ 109 служит дл  хранени  набора микрокоманд. Выходной регистр 110 предназначен дл  устранени  разброса времени выборки различных, адресных разр дов ПЗУ. Информационные вхо- g ходе блока 3 отсутствует сигнал ды мультиплексора 108 соединены с ши- РАБ-К, При задании режима Конт нами входных сигналов устройства уп- правлени , , сигналов, по которым осуществл ютс  переходы из одного соРОЛЬ ПУ на блоке 12 блок 3 перех дит в состо ние 1 непосредствен после нажати  кнопки на блоке 12 Multiplexer 108 is designed for. implementation of conditional transitions. The ROM 109 serves to store a set of microinstructions. The output register 110 is designed to eliminate the variation in the sampling time of different, address bits of the ROM. The information input g of block 3 is absent. The signal from the multiplexer 108 is connected to SHIRAB-K. When the mode is set, we are receiving input signals from the control device, the signals that are being used for transitions from one COP of block 12 to block 3 jump Dit in state 1 immediately after pressing the button on block 12

сто ни  автомата в другое. Выход мультиплексора 108 подключен к младшему адресному входу П ЗУ 109, па остальные адресные входы которого подаютс  сигналы с выходного регистра 110. В каждом состо нии автомата, которому соответствует выбранна   чейка ПЗУ 109, на адресный младший входone hundred machine in another. The output of the multiplexer 108 is connected to the lower address input of the FP 109, the remaining address inputs of which are fed from the output register 110. In each state of the automat, to which the selected cell of the ROM 109 corresponds, to the address low input

налов блока 3. Выбор подключаемой шины задаетс  в поле микрокоманды, имеющей следующий формат:block 3. The selection of a plug-in bus is specified in the micro-command field, which has the following format:

АМХAMX

УПРUIR

где АМК - поле адреса следующей микрокоманды;where AMK is the address field of the following microcommand;

АМХ - поле кода адреса подключаемого входа мультиплексора;АМХ - code field of the address of the connected input of the multiplexer;

УПР - поле выходных сигналов устройства управлени . Если на выбранной присутствует входной сигнал (т.е. логическа  1), то автомат переходит в состо ние , в младшем разр де которого присутствует единица. Если на выбранной шине отсутствует входной сигнал (т.е. присутствует логический О), то автомат переходит в состо ние, в нпад- шем разр де которого присутствует ноль. Пусть поле адреса ПЗУ 109 представл ет комбинацию 0011, поле адреса мультиплексора 108-0101, Если на п том входе мультиплексора 108 присутствует входной сигнал (т,е, логическа  1), то переход осуществл етс  по адресу 00111, Если входной сигнал отсутствует, то переход осуществл етс  по адресу 00110. Аналогично реализуютс  остальные условные переходы.UPR is the output field of the control device. If an input signal is present on the selected one (i.e., logical 1), then the automaton goes into a state in the lower order of which there is one. If there is no input signal on the selected bus (i.e., there is a logical O), then the automaton goes into a state in which npad has a zero. Let the address field of the ROM 109 represent the combination 0011, the address field of the multiplexer 108-0101. If the input signal (m, e, logical 1) is present at the fifth input of the multiplexer 108, then the transition is performed at address 00111. If there is no input signal, the transition is performed at address 00110. The remaining conditional transitions are implemented in a similar way.

Дл  формировани  выход щих сигналов блока 3 используетс  горизонтальное микропрограммирование, т.е. каждому разр ду пол  выходных сигналов микрокоманды ставитс  в соответствие определенный выходной сигнал блока 3, Исходному состо нию блока 3 (фиг.11) соответствует состо ние О его графа , только в таком состо нии на выходе блока 3 отсутствует сигнал РАБ-К, При задании режима Конт To generate the output signals of block 3, horizontal microprogramming is used, i.e. each bit of the field of the microcommand output signals corresponds to a certain output signal of block 3, the initial state of block 3 (Fig. 11) corresponds to the state O of its graph, only in this state the output of block 3 has no RAB-K signal. mode Conte

РОЛЬ ПУ на блоке 12 блок 3 переходит в состо ние 1 непосредственно после нажати  кнопки на блоке 12 вROLE PU on block 12 block 3 enters state 1 immediately after pressing a button on block 12

режимах Автомат и Такт (наличие сигнала Пуск и отсутствие сигнала Генератор) или .через состо ние 2 в режиме Генератор.the Automatic and Tact modes (the presence of the Start signal and the absence of the Generator signal) or through state 2 in the Generator mode.

В состо нии 1 блок 3 анализирует режим работы с блоком 6 (выполнение нескольких команд) или с регистром 9 (выполнение одной команды) по значению сигнала ЗУК с блока 12. При работе с блоком 6 вырабатываетс  сигнал обращени  в блок 6 Обр. ЗУК (состо ние 3), и после того, как управл ющее слово с блокаIn state 1, unit 3 analyzes the operation mode with unit 6 (executing several commands) or with register 9 (executing one command) according to the value of the signal ZUK from unit 12. When operating with unit 6, a signal is generated to turn into unit 6 Obr. ZUK (state 3), and after the control word from the block

10ten

байта с указателем Внимание ВН) и контрол  по четности поступают в блок 3, который по сигналу УПР-А переходит в состо ние 11, снима  сигнал выдачи кода операции и сигнал УПР-К. Из состо ни  11 через состо ние 12 .блок 3 переходит в состо ние 13, в котором формируетс  сигнал ИНФ-К. В зависимости от результата деигифрации байта состо ни  и кода операции, хран щегос  в регистре 9, выполн етс  переход в состо ние 14 или 16, а затемthe byte with the pointer VN) Attention) and parity check come in block 3, which, by the UPR-A signal, goes to state 11, removes the output signal of the operation code and the UPR-K signal. From state 11, through state 12, unit 3 enters state 13, in which the INF-K signal is generated. Depending on the result of the state byte de-encryption and the operation code stored in register 9, a transition is made to state 14 or 16, and then

ступает к процедуре установлени  св зи с ПУ (состо ние 4),goes to the procedure for establishing communication with the PU (state 4),

В состо нии 4 блок 3 вырабатывает сигнал Вьщ.НВУ, который поступает на вход блока 2, По этому сигналу код номера ПУ из регистра 9 через коммутатор 119 и усилители-передатчики 114 блока 2 поступает на шины 1. В состо нии 5 блока 3 формируютс  сигналы 4ВБР-К и АДР-К, которые через усилители-передатчики 111 блока 2 поступают на шины 1. От ПУ в блок 2 через усилители-приемники 112 поступают сигналы РАБ-А и 4АДР-А, а также результат сравнени  адресов с выхода схемы 116 сравнени In state 4, unit 3 generates a signal Vnsch.VVU, which is fed to the input of unit 2. By this signal, the code of the control unit number from register 9 through the switch 119 and amplifier-transmitters 114 of unit 2 are fed to bus 1. In state 5 of unit 3 4VBR-K and ADR-K signals, which through amplifier-transmitters 111 of block 2 are fed to buses 1. From the control unit to block 2, through amplifiers-receivers 112, the signals RAB-A and 4ADR-A are received, as well as the result of the comparison of addresses from the circuit output 116 comparisons

(сигнал АДРСП), При отсутствии сигнала АДРСП блок 3 переходит в состо ние 6, 7 и 8 и возвраща; етс  в исходное состо ние О, снима  (signal ADRSP), in the absence of a signal ADRSP unit 3 enters the state 6, 7 and 8 and returning; is returned to its original state, removed

; сигналы ВБР-К, АДР-К и РАБ-К.; signals VBR-K, ADR-K and RAB-K.

: При наличии сигнала АДРСП блок состо ни  5: If there is an ADRSP signal, the status block 5

llgrillgri

тораTorah

сигнал Вьщ.КОП , по которому на выход коммутатора 119 проходит код операции с регистра 9. В состо нии 9, снимаетс  сигнал АДР-К, при работе в мультиплексорном режиме - сигнал ВБР-К (отсутствие сигнала Мо- нопольный). В состо нии 10 фор- , мируетс  сигнал УПР-К, который через усилители-передатчики 111 поступает на шины 1. ПУ на прием кода операции отвечает байтом состо ний, со- провождаемьш сигналом УПР-А. Байт состо ни  поступает с входов усили- тепей-приемников 113 на входы буферного регистра 4, узла 115 и дешифратора 118 блока 2. Результаты дешифрации (сигналы нулевого байта состо ни  БС-0, конечного байта ТК,the signal of the COP signal, at which the opcode of the switch 119 passes the operation code from the register 9. In state 9, the ADR-K signal is received, while operating in the multiplexer mode, the VBR-K signal (no Monopole signal). In state 10, the UPR-K signal is transmitted, which, via amplifier-transmitters 111, goes to the bus 1. The control panel receives the operation code with a status byte, accompanied by the UPR-A signal. The status byte comes from the inputs of the power of the receivers 113 to the inputs of the buffer register 4, node 115 and the decoder 118 of block 2. The results of the decoding (signals of the zero byte of the BS-0 state, the final byte of the TC,

2020

2525

30thirty

3535

6 запишетс  в регистр 9 (наличие сиг- в состо ние 15. Из состо ни  15 нала Ответ БП с блока 6), блок при после сн ти  ПУ сигнала УПР-А блок6 is written to register 9 (presence of signal 15. From state 15, the response of the power supply unit from block 6), the unit when the control signal is removed by the UPR-A signal

3 переходит в состо ние 17, с.нима  сигнал ИНФ-К. В состо нии 17 анализируетс  ответ ПУ. При передаче ПУ очередного байта состо ни  блок 3 переходит в состо ние 17, при вьщаче ПУ сигнала ИНФ-А - в состо ние 21, а при отключении ПУ (сн тие сигнала РАБ-А) - в состо ние 18. В состо нии 21 блок 3 формирует сигнал счета байтов +1СЧ, поступающий на счетньй вход счетчика 123 блока 7, сигнал вьщачи информации в ПУ Вьщ.ИНФ при выполнении операции Запись (наличие кода операции Запись на выходе регистра 9), поступающий на вход коммутатора t19 блока 2, и сигнал ИНФ-К. При выполнении операции Чтение информаци  от ПУ с шин 1 через усилители-приемники 113 блока 2 поступает на входы узла 115 и буферного регистра 4. После сн ти  ПУ сигнала ИНФ-А блок 3 переходит в состо ние 22, где снимаютс  сигналы ИНФ-К и Вьщ.ИНФ. В состо нии 22 провер етс  наличие сигналов ЙНФ-А, УПР-А и РАБ-А от ПУ. При наличии сигнала ИНФ-А блок 3 переходит в состо ние 23, где производитс  анализ сигнала с выхода схемы 124 сравнени  блока 7 (сигнал совпадени  количества переданных байтов с количеством байтов, заданных в регистре 9 4КЧСОВП). Если сигнал КЧСОВП отсутствует,то из состо ни  21 имитатор принимает от ПУ (или передает в ПУ) следующий байт информации. Если есть сигнал КЧСОВП, то блок 3 переходит в состо ние 24, передава  через усилители-передатчики til в ПУ сигнал окончани  обмена УПР-К.3 enters state 17, p. Ima signal INF-K. In state 17, the response of the PU is analyzed. When the PU sends the next byte of the state, unit 3 goes to state 17, when the PU of the INF-A signal is sent to state 21, and when the PU is turned off (deactivating the RUN-A signal), it goes to state 18. In state 21 unit 3 generates a signal of counting bytes + 1СЧ, arriving at the counting input of the counter 123 of block 7, a signal of information in the PU VIN. signal INF-K. When performing the operation Read information from the control panel from busses 1 through amplifier-receivers 113 of unit 2, it enters the inputs of node 115 and buffer register 4. After the control panel removes the signal INF-A, block 3 goes to state 22, where signals INF-C and INF. In state 22, the presence of the JNF-A, UPR-A and RAB-A signals from the PU is checked. If the INF-A signal is present, block 3 goes to state 23, where the signal from the output of circuit 124 compares block 7 (signal of the number of transmitted bytes to the number of bytes specified in register 9 of 4 CSCPS) is analyzed. If the KCSVP signal is absent, then from state 21 the simulator receives from the control center (or transmits to control center) the next byte of information. If there is a CCCHP signal, then block 3 enters state 24, transmitting through the amplifiers-transmitters til to PU, the signal of the end of the UPR-K exchange.

После того, как ПУ снимает сигнал ИНФ-А, блок 3 переходит в состо 3 из состо ни  Ь переходит в состо ние У, снима  с входа коммута- 119 сигнал Вьщ.НВУ и подава After the PU clears the INF-A signal, block 3 goes to state 3 from state b goes to state Y, removes the signal Vsch.NVU from the switch input 119 and sends

4040

4545

5050

5555

байта с указателем Внимание ВН) и контрол  по четности поступают в блок 3, который по сигналу УПР-А переходит в состо ние 11, снима  сигнал выдачи кода операции и сигнал УПР-К. Из состо ни  11 через состо ние 12 .блок 3 переходит в состо ние 13, в котором формируетс  сигнал ИНФ-К. В зависимости от результата деигифрации байта состо ни  и кода операции, хран щегос  в регистре 9, выполн етс  переход в состо ние 14 или 16, а затемthe byte with the pointer VN) Attention) and parity check come in block 3, which, by the UPR-A signal, goes to state 11, removes the output signal of the operation code and the UPR-K signal. From state 11, through state 12, unit 3 enters state 13, in which the INF-K signal is generated. Depending on the result of the state byte de-encryption and the operation code stored in register 9, a transition is made to state 14 or 16, and then

. 14 ние 25 и снимает сигнал УПР-К. Из состо ни  25 происходит переход в состо ние 17 с ожиданием ответа ПУ..  . 14 and 25 removes the signal UPR-K. From state 25, transition to state 17 occurs, awaiting the response of the control panel.

Если блок 3 находитс  в состо нии 22, а от ПУ поступают сигналы РАБ-А и УПР-А или снимаетс  сигнал РАБ-А, то блок 3 переходит в состо ние 17, а затем - в состо - ни  12 и 13 соответственно.If block 3 is in state 22, and RAB-A and UPR-A signals are received from the control panel or RAB-A signal is removed, block 3 changes to state 17, and then to states 12 and 13, respectively.

В состо нии 18 анализируютс  сигналы ЦК (указатель Цепочка команд) с регистра 9, ТК и ВН с дешифратора 118. При наличии сиг- налов ЦК и ТК (что свидетельствует о нормальном завершении операции ) блок 3 переходит в состо ние 19, формирует сигнал +10Ч ЗУК, который поступает в блок 6. Из по- следнего в регистр 9 при этом производитс  запись очередного управл ю- щего слова из программы проверки. Из состо ни  20 блок 3 переходит в состо ние 1In state 18, the CC signals are analyzed (Command chain pointer) from register 9, TC and HV from decoder 118. If there are CC and TC signals (which indicates normal completion of the operation), unit 3 goes to state 19, generates a + The 10H CCU, which goes to block 6. From the last one to register 9, the next control word from the test program is recorded. From state 20, unit 3 enters state 1

При наличии сигналаWith a signal

ВН и при отсутствии сигнала ЦК блок 3 переходит в состо ние 20, а затем - в состо ние 1, приступа  к вводу в ПУ той же операции,VN and in the absence of a signal of the Central Committee, unit 3 enters state 20, and then state 1, of an attack to enter into the control panel of the same operation,

.код которой хранитс  в регистре 9. При отсутствии сигналов ЦК и ВН блок 3 через состо ние 8 переходит в исходное состо ние О, снима  сигнал РАБ-К.The code of which is stored in the register 9. In the absence of signals of the CC and HV, the block 3 goes to the initial state O through state 8, and the RAB-K signal is removed.

Если блок 3 находитс  в исходном If block 3 is in the original

.состо нии о, а от ПУ поступает рез шины 1 сигнал ТРБ-А (сигнал РАБ-А отсутствует), то он переходит в состо ние 26, где формируетс  сигнал ВБР-К. При поступлении от ПУ сигналов РАБ-А и АДР-А бло 3 переходит в состо ние 27, где снимаетс  сигнал ВБР-К и формируетс  сигнал УПР-К. Б состо нии 27 анализируетс  сигнал АДР-А, после сн ти  сигнала АДР-А блок 3 переходит в состо ние 17, снима  сигнал УПР-К, и ожидает ответа ПУ.The state is about, and the bus is fed by the bus 1 signal TRB-A (RAB-A signal is absent), then it goes to state 26, where the VBR-K signal is generated. Upon receipt of the RAB-A and ADR-A signals from the control center, unit 3 enters state 27, where the FBG-K signal is taken off and the UPR-K signal is generated. In state 27, the ADR-A signal is analyzed, after the ADR-A signal is removed, block 3 goes to state 17, removes the UPR-K signal, and waits for the response of the PU.

Усилители-передатчики 111 и 114 блока 2 предназначены дл  усилени  сигналов, передаваемых в ПУ, а уси- лители-приемники 112 и 113 - дл  усилени  сигналов, принимаемых от ПУ. Контроль по четности байтов,принимаемых от ПУ, осуществл етс  с по- мощью узла 115. Схема 116 сравнени  сравнивает номер ПУ, переданный по ШИН-К с номером ПУ, прин тым по ШИН-А. с вьщачей результата в блокAmplifier transmitters 111 and 114 of block 2 are designed to amplify the signals transmitted to the control panel, and amplifiers-receivers 112 and 113 are designed to amplify signals received from the control panel. The parity check of the bytes received from the PU is performed by the node 115. The comparison circuit 116 compares the PU number transmitted over the BUS-K with the PU number received via the BUS-A. with result in block

5 0 . 50 .

5five

0 0

gg

0 5 0 5

0 5 0 5

75 275 2

3. С помощью узла 117 формируетс  контрольный разр д байта, -передаваемого в ПУ, с передачей его в ПУ., Дешифратор 118 определ ет тип байта состо ни . Через коммутатор 119 поступает информаци  с регистра 9 (при выдаче номера ПУ) либо с регистра 8, либо с блока 7 (при передаче данных в ПУ).3. Using node 117, a check-bit of the byte transmitted to the control panel is formed, with its transmission to the control panel. The decoder 118 determines the type of status byte. The switch 119 receives information from register 9 (when issuing the PU number) either from register 8 or from block 7 (when transmitting data to the PU).

Регистр 121, ПЗУ 122 и счетчик 123 блока 7 формфуют массивы чисел, передаваемые в ПУ, коммутатор 120 по указател м, поступаюш:им с регистра 9, выбирает один из трех источников этих чисел - регистр 121, ПЗУ 122 или счетчик 123. Указатели содержатс  в соответствующем поле управл ющего слова. Независимо от того какой из трех источников чисел выбран, счетчик 123 подсчитывает количество переданных байтов, а схема 124 сравнени  сравнивает с количеством, заданным в соответствующем поле управл ющего слова. Сигнал сравнени  поступает в блок 3.The register 121, the ROM 122 and the counter 123 of the block 7 form arrays of numbers transmitted to the PU, the switch 120 according to the indicators coming from them from register 9 selects one of the three sources of these numbers - the register 121, the ROM 122 or the counter 123. The pointers contain in the corresponding control word field. Regardless of which of the three sources of numbers is selected, counter 123 counts the number of bytes transferred, and comparison circuit 124 compares with the number specified in the corresponding control word field. The comparison signal enters block 3.

В блоке 12 оператора регистр 125 служит дл  хранени  сигналов интерфейса , на элементах 126 индикации индицируетс  состо ние регистров 4, 8, 9 и 125, тумблерные регистры 127 - 130 задают количество байтов дл  блока 10, байты данных дл  регистра 8 и управл юш 1е слова дл  блока 11 , адрес дл  блоков 5 и 6, переключатели 131 режимов служат дл  задани  основных и вспомогательных режимов блоков 3, 5, 6 и 11.In block 12 of the operator, register 125 serves to store interface signals, indication elements 126 indicate the status of registers 4, 8, 9, and 125, toggle registers 127-130 specify the number of bytes for block 10, data bytes for register 8 and control 1sh words for block 11, the address for blocks 5 and 6, mode switches 131 serve to set the main and auxiliary modes of blocks 3, 5, 6 and 11.

Блок 17 выполн ет следующие функции: контроль последовательности сигналов идентификации канала и абонентов , контроль взаимного положени  этих сигналов, контроль информации, передаваемой по информационным шинам , контроль состо ни  информационных входов-выходов и штaтopa канала , а именно определение неисправностей типа закоротка. При возникновении сбойной ситуации на информа- (ионных входах-выходах имитатора блок 17 фиксирует и выдает на выходы 18 информацию о номере внешнего устройства , при обмене с которым произошел сбой, типе команды, при выполнении которой произошеп сбой, выдаетс  информаци  о характере произошедшего сбо , полна  информаци  о состо нии информационных входов- выходов имитатора.Block 17 performs the following functions: monitoring the sequence of channel identification and subscriber signals, monitoring the relative position of these signals, monitoring information transmitted via information buses, monitoring the status of information inputs and outputs and channel traps, namely, determining short circuits. When a faulty situation occurs at the information- (ion inputs-outputs of the simulator, unit 17 captures and outputs to the outputs 18 information about the number of the external device during the exchange with which the failure occurred, the type of command that caused the failure, information about the nature of the failure occurred, full information about the status of information inputs and outputs of the simulator.

10ten

2020

Узел 19 осуществл ет контроль последовательности сигналов идентификации канала и абонентов. Алгоритм работы узла 19 должен охватывать контроль всех операций, выполн емых периферийными устройствами. На фиг.6 приведен пример граф-алгоритма работы узла 19 дл  контрол  вьтолне- ни  операдай Проверить ввод-вывод, Уточнить состо ние, Запись.Node 19 monitors the sequence of channel and subscriber identification signals. The algorithm of operation of the node 19 should cover the control of all operations performed by the peripheral devices. Figure 6 shows an example of a graph-algorithm of operation of the node 19 for controlling the execution of an operation. Check I / O, Refine State, Record.

Узел 27 осуп(ествл ет контроль вза- имного положени  сигналов идентифи- канала и абонентов. Этот узел состоит из одиннадцати отдельных фор- 15 мирователей импульсов, которые выполн ют следующие функции. Формирователь , реализованный на элементе задержки 34, элементе И 37 и одновиб- раторе 56, контролирует вьщачу адреса на шины канала не менее чем за 250 НС до сигнала АДР-К. Врем  задержки элемента 34 составл ет 250 не; формирователь, реализованньш на эле менте ИЛИ 48, элементе И 38 и одно- вибраторе 57, контролирует выдачу сигнала АДР-К при отсутствии других сигналов идентификации канала; формирователь,реализованный на одно- вибраторах 58 и 59, элементе НЕ 71 и элементе И 39, контролирует сохран емость сигнала АДР-А до по вле- НИН сигнала УПР-К ; формирователь, реализованный на элементе ИЛИ 49, элементе И 40 и одновибраторе 60, контролирует вьдачу сигнала АДР-А при отсутствии всех сигналов идентификации абонента; формирователь, реализованный на одновибраторах 61 и .62 и элементе И 41, контролирует сохран емость сигнала УПР-К до сброса сигнала АДР-А ; формирователь , реализованный на элементе ИЛИ 50, элементе И 42 и одновибраторе , 63, контролирует вьщачу сигнала ЗТТР-К при отсутствии всех сигналов идентификации канала; формирователь , реализованный на элементе ИЛИ 51, элементе И 43 и одновибраторе 64, контролирует вьщачу сигна- Лг УПР-4 при отсутствии налов идентификации абонента; фор мирователь, реализованный на элемен те ИЛИ52,элементе И44 иодновибраторе 65,контролирует выдачу сигнала ИНФ-К gg при отсутствии всех сигналов идентификации канала; формирователь, реализованньш на элементе ИЛИ 53, элементе И 45 и одновиб25 The center 27 of the poop (control of the mutual position of the signals of the identification channel and subscribers). This node consists of eleven individual pulse formers that perform the following functions. Shaper implemented on delay element 34, element 37 and one-wave The controller 56 controls the address on the channel bus at least 250 NS before the ADR-K signal. The delay time of the element 34 is not 250; the driver, implemented on the OR 48 element, AND 38 element and the single-vibrator 57, controls the output signal ADR-K in the absence of others a lot of channel identification signals; a shaper implemented on a single-vibrator 58 and 59, a HE element 71 and an AND 39 element controls the persistence of the ADR-A signal up to the left of the UPR-K signal; a shaper implemented on an OR 49 element, Both 40 and one-shot 60 controls the output of the ADR-A signal in the absence of all subscriber identification signals; the driver implemented on the one-shot 61 and .62 and And 41 element controls the persistence of the UPR-K signal until the ADR-A signal is reset; a driver implemented on an OR 50 element, an AND 42 element and a one-shot, 63, controls the signal of the ZTTP-K in the absence of all channel identification signals; the shaper implemented on the element OR 51, the element AND 43 and the one-shot 64 controls the signal of the UR-4 signal in the absence of subscriber identification; Former, implemented on the element IL52, element I44 and one of the oscillator 65, controls the output of the signal INF-K gg in the absence of all channel identification signals; shaper realized on an element OR 53, an element I 45 and one-side

30 35 40 45 30 35 40 45

5050

00

2020

15 gg 15 gg

рлторе 66, контролирует вьщачу сигнала ИНФ-А при отсутствии всех сигналов идентификации абонента; Формирователь, реализованный на элементе 35 задержки, одновибраторах 67 и 68, элементе ИЛИ 54 и элементе И 46, контролирует сброс сигналов идентификации абонента (кроме ТРБ-А) не более чем через 1,5мкс после сброса сигнала РАБ-А, врем  задержки элемента 35 задержки должно составл ть 1,5 мкс; формирователь ,реализованньш на элементе 36 задержки, одновибраторах 69 и 70 и элементе И 47, контролирует сброс сигнала ТРБ-А не позже чем через 250 НС после сброса РАБ-К, врем  задержки элемента 36 задержки должно составл ть 250 не.Рлторе 66, controls the signal INF-A in the absence of all subscriber identification signals; A shaper implemented on delay element 35, single vibrators 67 and 68, element OR 54, and element 46, controls the reset of subscriber identification signals (except TRB-A) no more than 1.5 μs after resetting the signal RAB-A, the delay time of element 35 the delay should be 1.5 µs; The driver realized on the delay element 36, the one-shot 69 and 70, and the element 47, controls the resetting of the TRB-A signal no later than 250 NS after resetting the RAB-K, the delay time of the delay element 36 should not be 250.

Одновибраторы 56, 57, 59, 60,. 62-66, 68 и 70 обеспечивают одинаковую длительность выходных сигналов всех узлов. На выходе элемента 25 ИЛИ 55 формируетс  обобщенный сигнал сбо  узла 27.One-shot 56, 57, 59, 60 ,. 62-66, 68 and 70 provide the same duration of the output signals of all nodes. At the output of element 25 OR 55, a generalized signal of node failure 27 is generated.

Дешифратор 28 предназначен дл  определени  наличи  более одной логической 1 в коде на информацион- 30 ньпс входах-выходах имитатора или же. всех логических О. На фиг.4 представлен пример реализации дешифратора 28, предназначенного дл  контрол  восьми входных сигналов.Ло- 35 гическа  1 на выходе элемента ИЛИ 74 по вл етс  только в случае наличи  на входах дешифратора 28 более одной логической 1, логическа  1 на выходе элемента НЕ 73 по вл етс  40 только в случае наличи  всех О на входах дешифратора 28. Вьщача выходного сигнала о состо нии информационных входов-выходов имитатора происходит при наличии сигнала управлени  45 от соответствующего тумблера 133The decoder 28 is designed to determine the presence of more than one logical 1 in the code on the information-30 npc inputs-outputs of the simulator or. of all logical O. Figure 4 shows an example of the implementation of a decoder 28, designed to control eight input signals. Logical 1 at the output of the OR element 74 appears only if there are more than one logical 1 at the inputs of the decoder 28, logical 1 the output of the element NE 73 appears 40 only if all O are present at the inputs of the decoder 28. The output signal about the state of the information inputs / outputs of the simulator occurs when there is a control signal 45 from the corresponding toggle switch 133

блока 12. Этот сигнал открывает элемент И 75, а также разрешает работу сдвигового регистра 16, В младшем разр де этого регистра в исходном состо нии записана логическа  1. При поступлении управл ющего сигнала с блока 12 (сн тие запрещающего потенциала с входа сброса регистра 16) происходит циклический сдвиг логической 1, записанной в младшем разр де посредством тактовых и fflyль- сов, поступающих с блока 11 перезапусков . Управл ющий сигнал от блока 12 также осуществл ет перевод выхо50block 12. This signal opens element 75 and also enables the operation of the shift register 16, In the lower section of this register, logical 1 is written in the initial state. When a control signal is received from block 12 (removing the inhibitory potential from the reset input of the 16 ) there is a cyclic shift of the logical 1, recorded in the low-order bit by means of clock and fflys, coming from the block 11 restarts. The control signal from block 12 also translates the output 50

дов блока 15 усилителей-передатчиков , наход щихс  в третьем состо ни ( состо нии высокого импеданса), в рбочее состо ние. Таким образом, во врем  действи  управл ющего сигнала от блока 12 на информационных входа выходах имитатора создаетс  эффект бегущей единицы,посредством которого провер етс  состо ние всей интерфейсной линий, подключенной к входам-выходам имитатора. В это же врем  осуществл етс  контроль входов-выходов имитатора посредством дшифратора 28. При по влении более одной логической 1 на входах дешифратора 28 или наличи  всех О на выходе элемента И 75 формируетс  сигнал сбо .The outputs of block 15 of transmitters in the third state (high impedance state) are operational. Thus, during the operation of the control signal from block 12, the information inputs of the simulator produce the effect of a running unit, by means of which the state of the entire interface line connected to the simulator inputs / outputs is checked. At the same time, the simulator inputs / outputs are monitored by means of the decoder 28. When more than one logical 1 appears, at the inputs of the decoder 28 or the presence of all O at the output of the And 75 element, a fault signal is generated.

Регистр 20 предназначен дл  хранени  кодов команд, которые записываютс  в него по сигналу ЗП.КОМ, поступающему от узла 19,Register 20 is designed to store instruction codes that are written to it by the signal CC. Coming from node 19,

Дешифратор 22 команд осуществл ет дешифрацию входного кода команды . Коды на выходах дешифратора 22 служат дл  задани  условий К1-КП узла 19 и дл  выбора областей пам ти узла 25 пам ти. В узле 25 пам ти записаны те блоки информации, которые можно вьщавать на входы-выходы имитатора или принимать от внешних устройств при задании определенног.о режима работы имитатора канала. Адресаци  узла 25 пам ти осуществл етс  -g при контроле бегущей единицы, по- счетчиком 24 байтов, который модифи- .ступающей от регистра 16 сдвига, на цируетс  сигналом Модификаци , поступающим от узла 19.The decoder 22 commands performs the decoding of the input command code. The codes at the outputs of the decoder 22 serve to define the conditions K1-KP of node 19 and to select the memory areas of the memory node 25. Node 25 of the memory contains those blocks of information that can be inserted into the inputs / outputs of the simulator or received from external devices when specifying a specific mode of operation of the channel simulator. The addressing of the memory node 25 is performed by -g while monitoring the running unit, by a 24 byte counter, which is modified from the shift register 16, is triggered by the Modification signal from node 19.

Разрешение вьщачи результата сравнени  информации на выходах узла 25 и информации на щинах 1 вход-выход схемой 26 сравнени  осуществл етс  по управл ющему сигналу соответствующего тумблера 133 блока 12. Такой управл ющий сигнал может быть подан только тогда, когда однозначно известно , что передаваема  или принимаема  информаци  имитатором канала аналогична записанной в узле 25 пам ти .The resolution of the comparison result at the outputs of the node 25 and the information on the women 1 input-output by the comparison circuit 26 is performed on the control signal of the corresponding toggle switch 133 of the block 12. Such a control signal can only be supplied when it is unambiguously known that it is transmitted or received The channel simulator information is similar to the memory recorded in node 25.

Регистр 21 адреса осуществл ет прием и хранение номера внешнего устройства , с которым в данный момент г времени осуществл етс  обмен. Сигнал Адрес на выходе дешифратора 23 адре-, са служит дл  разрешени  задани  услови  узлу 19, а также дл  запуска формировател  контрол  вьщачи адреса на шины канала узла 27. Как дешифвыходы 18 имитатора поступает информаци  о номере внешнего устройства, типе команды, характере сбо , эталон до на  информаци , номер байта сбившейс информации, полное состо ние входов- выходов имитатора. Если информации, выводимой во врем  обнаружени  сбо  на информационные выходы 18, недоста 45 точно дл  быстрой локализации неисправности , необходимо осуществл ть проверку вычислительной системы при помощи имитатора канала посредством задани  соответствующих программ. При этом блок 17 также посто нно осу ществл ет контроль интерфейсной линии .The address register 21 receives and stores the number of the external device with which the exchange is currently taking place. The Signal Address at the output of the address- and sapper decoder 23 serves to resolve the condition to node 19, as well as to start the driver to monitor the address on the channel bus of node 27. Information on the external device number, command type, character, standard is supplied to simulator decoder 18. up to the information, the byte number of the failed information, the full state of the input-output of the simulator. If the information that is output during the detection of a fault at information outputs 18 is insufficiently accurate to quickly locate the malfunction, it is necessary to check the computer system using a channel simulator by setting appropriate programs. At the same time, unit 17 also constantly monitors the interface line.

Блок 17 может работать как логический анализатор. Дл  этого необхо- gg димо на управл ющие входы коммутатора 32 от тумблеров блока 12 подать код, соответствующий необходимому сигналу идентификации, заведенному н один из информационных входов комму50Block 17 can operate as a logic analyzer. To do this, it is necessary for the control inputs of the switch 32 from the toggle switches of block 12 to submit a code corresponding to the required identification signal initiated by one of the information inputs of the communica

ратор 22, так и дешифратор 23 могут представл ть собой посто нные запоминающие устройства (ПЗУ).The rator 22 and the descrambler 23 can be read-only memory (ROM).

На выходе элемента ИЛИ 30 формируетс  сигнал, свидетельствующий о наличии сбо  от узла 27 или схемы 26, или от дешифратора 28. Сигнал с выхода элемента ИЛИ 30 через элементAt the output of the element OR 30, a signal is generated, indicating the presence of a failure from node 27 or circuit 26, or from the decoder 28. The signal from the output of the element OR 30 through the element

31 задержки поступает на вход комму- татора 32. На режимные входы коммутатора 32 поступают сигналы от соот- ветствуюш 1х тумблеров 133 блока 12. В зависимости от кода режима к входу31 delays arrive at the input of the switch 32. The mode inputs of the switch 32 receive signals from the corresponding 1x toggle switches 133 of the block 12. Depending on the mode code, the input

синхронизации выходного регистра 33 подключаетс  вькод элемента 31 задержки или одна из шин 1 входов-выходов имитатора. По положительному перепаду сигнала на выходе коммутатора 32 в регистр 33 записываетс  информаци  с выходов блоков 24, 25 иsynchronization of the output register 33 is connected to the code of the delay element 31 or one of the buses 1 of the simulator inputs / outputs. According to the positive signal differential at the output of the switch 32, information from the outputs of blocks 24, 25 and

27,регистров 20 и 21, дешифратора27, registers 20 and 21, decoder

28,элемента И 29, входов-выходов имитатора. Информаци  с выходов регистра 33 через выходы 18 выводитс  на устройства индикации.28, element 29, the input-output of the simulator. Information from the outputs of register 33 through outputs 18 is output to display devices.

В основном рабочем режиме вычислительной системы блок 17 осуществл ет посто нный пассивный контрольIn the main operating mode of the computing system, unit 17 carries out a constant passive control.

внешней интерфейсной линии. При возникновении сбо  Последовательности сигналов идентификации или сбо  информации , или сбо  взаимного расположени  сигналов идентификации, сбо external interface line. In the event of the occurrence of a Sequence of identification signals or the collection of information, or of the mutual arrangement of the identification signals, the

при контроле бегущей единицы, по- ступающей от регистра 16 сдвига, на when controlling a running unit, coming from shift register 16, on

выходы 18 имитатора поступает информаци  о номере внешнего устройства, о типе команды, характере сбо , эталон- на  информаци , номер байта сбившейс  информации, полное состо ние входов- выходов имитатора. Если информации, выводимой во врем  обнаружени  сбо  на информационные выходы 18, недоста- точно дл  быстрой локализации неисправности , необходимо осуществл ть проверку вычислительной системы при помощи имитатора канала посредством задани  соответствующих программ. При этом блок 17 также посто нно осуществл ет контроль интерфейсной линии .Outputs 18 of the simulator receive information about the number of the external device, the type of command, the nature of the failure, the reference to the information, the byte number of the failed information, the complete input / output state of the simulator. If the information displayed during the detection of a fault at information outputs 18 is not sufficient to quickly locate the malfunction, it is necessary to check the computer system using a channel simulator by setting appropriate programs. At the same time, unit 17 also continuously monitors the interface line.

Блок 17 может работать как логический анализатор. Дл  этого необхо- димо на управл ющие входы коммутатора 32 от тумблеров блока 12 подать код, соответствующий необходимому сигналу идентификации, заведенному на один из информационных входов коммуBlock 17 can operate as a logic analyzer. To do this, it is necessary for the control inputs of the switch 32 from the toggle switches of block 12 to submit a code corresponding to the required identification signal, which is fed to one of the information inputs of the commutator.

татора 32. При этом на выходах выходного регистра 33 находитс  полна  информаци  о состо нии внешней интерфейсной линии относительно выбранно- .го сигнала синхронизации.In this case, the outputs of the output register 33 contain complete information about the state of the external interface line with respect to the selected synchronization signal.

Claims (1)

Формула изобретени Invention Formula Имитатор канала по авт.св.№ 1174927 отличающийс  тем что,с целью повышени  достоверности контрол , в него введены блок усилителей- передатчиков, регистр сдвига и блок диагностики, включающий выходной регистр , коммутатор, дешифратор кода, дешифратор адреса, дешифратор команды , узел контрол  интервалов, регистр адреса, регистр команд, узел микропрограммного управлени , узел пам -. ти, счетчик байтов, схему сравнени , элемент И,элемент ИЛИ и элемент задержки , причем группа информационных входов блока диагностики соединена с информационным входом-выходом имитатора и группой выходов блока усилителей-передатчиков, первым и вторы информационными входами подключенного соответственно к выходу регистра сдвига и шестому выходу блока задани  режима и индикации., входу- сброса регистра сдвига и режимному входу блока диагностики, управл ющий вход блока усилителей-передатчиков , входы синхронизащга регистра сдвига и блока диагностики соединены с первым выходом блока перезапусков, группа выходов блока диагностики  вл етс  группой информационных выходов имитатора, причем в блоке диагностики группа информационных входов выходного регистра соединена с выходами счетчика байтов, узла пам ти, элемента И, регистров адреса и команд , дешифратора кода, первым выходом узла контрол  интервалов и группой информационных входов блока диагностики, группы информационных входов регистра команд, блока микропрограммного управлени , регистра адреса, узла контрол  интервалов, де- шифратора кода, синхровход регистра адреса, первые группы информационных входов схемы сравнени  и коммутатора соединены с группой информационных входов блока диагностики, синхронизирующий вход блока микро- 0 программного управлени   вл етс  синхронизирующим входом блока диагностики , группы выходов выходного регистра и блока микропрограммного управлени  образуют группу выходов 5 блока диагностики, синхровход регистра команд и выход дешифратора адреса подключены соответственно к первому выходу и разрешающему входу блока микропрограммного управлени , 0 вторым выходом соединенного со счетным входом счетчика байтов и первым входом элемента И, а входом условий - с выходом дешифратора команд и информационным входом узла пам ти, 5 адресный вход и выход которого подключены соответственно к выходу счетчика байтов и второму информационному входу схемы сравнени , выходом соединенной с вторым входом элемен- 0 та И, выходы дешифратора кода и элемента И, второй выход узла контрол  интервалов соединены соответственно с первым, вторь м и третьим входами элемента ИЛИ, выходом подключенного через элемент задержки к управл ющему входу коммутатора, выход которого соединен с синхровходом выходного регистра, выходы регистра команд и регистра адреса соединены соответ- Q ственно с входами дешифратора команд и дешифратора адреса., выходом подключенного к разрешающему входу узла контрол  интервалов, управл ющий вход дешифратора кода, режимный вход ком- с мутатора и третий вход элемента И, соединенный с входом сброса счетчика байтов, образуют режимный вход блока диагностики.The channel simulator according to autor. No. 1174927 differs in that, in order to increase the reliability of the control, a block of transmitting amplifiers, a shift register and a diagnostic block, including an output register, a switch, a code decoder, an address decoder, a command decoder, a control node intervals, address register, command register, firmware control node, memory node. ti, byte counter, comparison circuit, AND element, OR element and delay element, the group of information inputs of the diagnostic unit is connected to the information input-output of the simulator and the group of outputs of the amplifier-transmitter unit, the first and second information inputs connected to the output of the shift register and the sixth output of the mode setting and indication unit., the input-reset of the shift register and the mode input of the diagnostics block, the control input of the amplifier / transmitter unit, the inputs of the shift register sync and block The diagnostics is connected to the first output of the restart block, the group of outputs of the diagnostic block is a group of information outputs of the simulator, and in the diagnostic block a group of information inputs of the output register is connected to the outputs of the byte counter, memory node, And element, address registers and commands, code decoder, the first output of the interval control node and the group of information inputs of the diagnostic unit, the group of information inputs of the command register, the microprogram control unit, the address register, the monitoring node Intervals, code decoder, address register synchronization, the first groups of information inputs of the comparison circuit and the switch are connected to the group of information inputs of the diagnostics block, the clock input of the microprocessor control block is the sync input of the diagnostics block, output register output group and firmware control block form a group of outputs 5 of the diagnostic unit, the synchronized input of the command register and the output of the address decoder are connected respectively to the first output and the enabling input of the block microprogram control, 0 with the second output connected to the counting input of the byte counter and the first input of the element I, and the condition input with the output of the command decoder and information input of the memory node, 5 address input and output of which are connected respectively to the output of the byte counter and the second information input comparison circuits, output connected to the second input of the element AND, the outputs of the code decoder and the element AND, the second output of the interval control node are connected respectively to the first, second and third inputs of the element OR, the output connected via a delay element to the control input of the switch, the output of which is connected to the synchronous input output register, the outputs of the command register and address register are connected respectively to the inputs of the command decoder and address decoder, output connected to the enable input of the interval control node, the control input of the code decoder, the mode input of the commutator and the third input of the element I, connected to the reset input of the byte counter, form the mode input of the diagnostics unit. 5five Фиг. 2FIG. 2 / Hpm uiQ/ Hpm uiQ NN От 5лою. ПFrom 5th P Ощ канала /Channel channel / От блокаFrom block 22 От Ьлока22 From bloka 2J2J ВыходOutput Фиг. FIG. 4four К5ло(у2 KSjjOKy 20K5lo (y2 KSjjOKy 20 toto В 5ло1{ 5 ГH 5 L1 {5 G 7979 /14 X ч /iv/ 14 x h / iv От шинь -- 73From shin - 73 Р ЧR CH тt XVXv S6S6 В bfioK 3In bfioK 3 8585 Фиг. 7FIG. 7 Сблока 8Block 8 тt Ю7 IU7 I CSJWKQ 12CSJWKQ 12 к шине f to tire f ITIT °о|° o | 9f9f 9595 9898 99ЮО99 SO 101101 9393 тt иand 3737 Нз 5локц}2 Иэ блока 3Nz 5lots} 2 Ie block 3 ФиевFiev 5лот 125lot 12 К SjJOKif 8 С5лока J В 5лок 3K SjJOKif 8 C5lok J B 5klok 3 ЛL dfidfi е-e- ЮЗSW Ю5S5 Фиг 9Fig 9 С длока 3From the 3 -С-WITH к блоху 2.to flea 2. К 5лок.у К SMKJJ ЮTo 5locks. To SMKJJ Yu тt К 5лок(/ 3K 5klok (/ 3 К блоку 8To block 8 К$лок{ 5K $ Lok {5 К SJloKy 6To SJloKy 6 К блок1 7To block1 7 - - -- - - - -- - фие.Юfie.Yu Фив. 11Thebes. eleven К шинам 1To tires 1 f . 12 впf. 12 bp К блоку Ijf JTo block Ijf J Л SjjOKy 3 С блока 8 Физ 12L SjjOKy 3 C block 8 Fiz 12 Сдлона Склока 97 .Sdlona Squabble 97. CsjCsj X С(X With ( It ЧIt h Фие.1дFie.1d ОтблМ- .2 Отбл.8 OmSn.d К$лЮ Кбл.8.9 К Sл. 15 и 17Ref.M.-.2 Sat.8 OmSn.d K $ lU Q.8.8.9 K Sl. 15 and 17 127127 1Z81Z8 ШSh Фие. ПPhie. P