SU690479A1 - Dingle-digit decimal adder - Google Patents

Description

1(54) ОДНОРАЗРЯДНЫЙ ДЕСЯТИЧНЫЙ СУММАТОР1 (54) SINGLE-DISCHARGE DECIMAL TUMPER

II

Изобретение относитс  к области цифровой вычислительной техники.This invention relates to the field of digital computing.

Известны сумматсфы двоичио-дес тичиых чисел, которые, однако, не могут Ьыг1( иепосредствеипо применены дл  вычитании; двоично-дес тичных чисел {.The summatics of binary-ten numbers are known, which, however, cannot be L1 (and used for subtraction; Binary-decimal numbers {.

Известны устройства дл  сложени  ц вычитани  двоично-де,с тнчных чисел {2 и {3, содержащие входные н выходные сумматоры , блоки инвертировани  кодов и блоки коррекции и формировани  межтетрадйых переносов. Недостатками этих устройств  вл етс  сложность их выполненн . BACKGROUND OF THE INVENTION Devices for adding and subtracting binary numbers {2 and {3) are known, containing input n output adders, code inversion units and correction and formation blocks for intertetratra transfers. The disadvantages of these devices is their complexity.

В качестве прототипа выбраи одибразр диый дес тичный сумматор, содержащий корректирующий двоичный сумматор, два элемента И и элемент ИЛИ, перв1 1Й и второй входы подключены к выходам пер вого и второго элементов И, а выход соединен с выходом переноса дес тичного сумматора и первым входом первого разр да кор- рент ИрующегЬ двоичного сумматора, выходы которого соединены со вторым, третьим и четвертым разр дами выхода суммы дес тичного сумматора 4.As a prototype, choose one odd decimal adder containing a corrective binary adder, two AND elements and an OR element, the first 1 1Y and second inputs are connected to the outputs of the first and second AND elements, and the output is connected to the transfer output of the ten adder and the first input of the first bit rank Iruguayusch binary adder, the outputs of which are connected to the second, third and fourth bits of the output sum of the tenth adder 4.

Недостатком такого cyMMiaTupa  вл етс  невозможность пр мого вычитани  дес тичных чисел.The disadvantage of this cyMMiaTupa is the impossibility of directly subtracting decimal numbers.

Целью изобретени   вл ейгс  расширение функциональных возможностей дес тичногоThe purpose of the invention was the extension of the functionality of the decimal

сумматора, заключающеес  в возможности вычитани  дес тичных чисел.adder, which implies the subtraction of decimal numbers.

Дл  достижени  этой цели дес тичный сумматор содержит двоичный сумматор-вычитатель и третий и четвертый элемееты И,To achieve this goal, the decimal adder contains a binary adder-subtractor and the third and fourth elements And,

выходы которых пбдн ючены к первым входам соответственно второго н третьего раз-р дов корректирующего двоичного сумматора , первые входы соединены с выходом элемента ИЛИ, а вторые входы - соответственно с управл ющими шннами сложени the outputs of which are pbd yucheny to the first inputs of the second and third times, respectively, of the third bit of the corrective binary adder, the first inputs are connected to the output of the OR element, and the second inputs are connected to the control terminals respectively

и вычитани , которые подключены также к управл ющим входам двоичного суммато ра-вычитател , информационные входы которого соединены с вхЬдами первого и второго операндов и входом переноса дес тичкого cytjMaTopa, выход первого разр да двоичного сумматора-вычитател  подклк)чен к первому разр ду выхода суммы дес тичноto сумматора, а выходы второго, третьего иand subtracting, which are also connected to the control inputs of the binary totalizer-subtractor, whose information inputs are connected to the inputs of the first and second operands and the transfer input of the ten cytjMaTopa, the output of the first bit of the binary totalizer-subtractor podkkl to the first discharge of the sum ten toto adder, and the outputs of the second, third and

.четвертого разр дов подключены ко вторым входам соответственно первого, второго и третьего разр дов корректирующего двоичкого сумматора, входы первого элемента И подключены к выходам второго и четвертого разр дов, а входы второго элемента И - к выходам третьего и четвертого разр дов двоичного сумматора-вычитатёл , выход переноса которого подключен к третьему входу элемента ИЛИ.the fourth bit is connected to the second inputs of the first, second and third bits of the corrective binary adder, respectively, the inputs of the first element I are connected to the outputs of the second and fourth bits, and the inputs of the second element I to the outputs of the third and fourth bits of the binary adder-read whose transfer output is connected to the third input of the OR element.

На чертеже представлена функциональна  схема одноразр дного дес тичного сумматора .The drawing shows a functional diagram of a one-digit decimal adder.

Сумматор содержит двоичный сумматор -: вычитатель 1 (четырехразр дный), управл ющие шины сложени  2 и вычитани  3,The adder contains a binary adder -: subtractor 1 (four-bit), control buses for adding 2 and subtracting 3,

элементы И 4, 5, б, 7, .элемент ИЛИ 8 .и корректирующий двоичный сумматор 9 (трехразр дный ).elements And 4, 5, b, 7,. element OR 8. and corrective binary adder 9 (three-bit).

На входы двоичного сумматора-вычитатёл  1 поступают операнды А и В в двоичнодес тичном коде и сигнал переноса (заема) из предыдущего разр да.The inputs of the binary adder-subtractor 1 receive the operands A and B in the binary code and the transfer signal (loan) from the previous bit.

Управл ющие входы сумматора-вычитател  соединены с управл ющими щинами сложени  2 и вычитани  3. Выходы трех старших разр дов сумматора-вычитател  I соединены со входами элементов И 4 и 5 и входамй корректируюЩёГОдйШМ гоШсумматора 9. Выход переноса (заема) сумматора-вычитател  i и выходы элементов И 4 и 5 соединены со входами элемента ИЛИ 8.The control inputs of the adder-subtractor are connected to the control fields of addition 2 and subtraction 3. The outputs of the three most-significant bits of the adder-subtractor I are connected to the inputs of the elements 4 and 5 and the input of the subgroup I-equalizer 9. The transfer output (loan) of the adder-subtractor i the outputs of the elements And 4 and 5 are connected to the inputs of the element OR 8.

Входы элементов И 7 соединены с выходом элемента ИЛИ 8 и с управл ющими щинами сложени  2 и вычитани  3.The inputs of the elements And 7 are connected to the output of the element OR 8 and to the control folds of addition 2 and subtraction 3.

Другие входы корректирующего двричного сумматора 9 соединены сШЯ1 8те&нн о с выходом элемента ИЛИ 8 и с выходами элементов И б и 7.The other inputs of the corrective twin-adder 9 are connected to the CLA1 8te & nn about the output of the element OR 8 and the outputs of the elements And b and 7.

Младщий разр д суммы (разности) снимаетс - с выхода сумматора-вычитател  1, а три старших разр да - с выходов крорёктирующего сумматора 9.The younger bit of the sum (difference) is removed - from the output of the adder-subtractor 1, and the three higher bits - from the outputs of the cracking adder 9.

Дес тичный сумматор работает следующим образом.. . .The decimal adder works as follows ... .

. На вход двоичного сумматора-вычитате л  1 поступают числа А - ai, аг, аз, а4. The input of the binary adder-subtractor l 1 receives the number A - ai, ar, az, a4

и В - Ь) b 2, Ьз, Ь4 в двоично-дес тичном коде, сигнал переноса П}- .(ри сложении чисел А и В) или сигнал заема 3}-|..(при вычитании чисел А и В). При наличии потенциала на угфавл ющей шине сложени  2 происходит алгебраическое сложение чHcfei А 4- Bs а при наличии сигнала на управл ющей ,щине вычитани  3 - происходит алгебраическое вычитание чисел А -- В..and B - b) b 2, b3, b4 in a binary-decimal code, transfer signal P} -. (when adding numbers A and B) or loan signal 3} - | .. (when subtracting numbers A and B). In the presence of a potential on an ugflating bus of addition 2, an algebraic addition of hHcfei A 4-Bs takes place, and if there is a signal on the control, subtractor 3, an algebraic subtraction of numbers A - B occurs.

: При этом с выхода сумматора -ВйЧ11Тател  i снимаетс  соответствейНО сумма или разность входных чисел в двоичном коде, сигнал переноса, если сумма равна ,: At the same time, from the output of the adder -VIH11Tatel i, the corresponding sum or difference of the input numbers in the binary code is removed, the transfer signal, if the sum is equal,

или сигнал заема, если разность отрицательна  (В А). Выходные сигналы с трех старших разр дов сумматора-вычитател  1 поступают на элементы И 4 и 5. которыеor a loan signal, if the difference is negative (B A). The output signals from the three most significant bits of the adder-subtractor 1 are sent to the elements And 4 and 5. which

формируют сигналы переноса, если сумма равна .generate transfer signals if the sum is equal.

Дл  получени  суммы или разности в двоично-дес тичном коде необходимо прибавить к полученному на выходе сумматоравычитател  1 результату О (0000). если сумма или разность равна О -f-9, 6(0110) - если сумма равна 10-;-19 и 10(1010) - если разность отрицательна. Дл  этого используетс  двоичный трехразр .аный сумматор 9, на одни входы которого поступают сигналы с трех старших разр дов сумматора-вычитател  1, а на другие входы - числа О, 6 или 10. .To obtain the sum or difference in the binary-decimal code, it is necessary to add to the result O of the output equalizer 1 (O) (0000). if the sum or difference is O -f-9, 6 (0110) - if the sum is 10 -; - 19 and 10 (1010) - if the difference is negative. For this, a binary three-digit adder 9 is used, for one input of which signals are received from the three most significant bits of the adder-subtractor 1, and to the other inputs - the numbers O, 6 or 10..

Младщий разр д чисел О, 6 и 10 равен нулю, поэтому он не используетс  дл  корректировки двоичного кода. Дл  формировани  трех старщих разр дов чисел О, б и 10 используетс  сигнал переноса (заема) и сйгналь управл ющих щин 2 и 3, которые поступают на входы элементов И 6 и 7. Число 00) получаетс , если сигнал переноса П|The younger bit of the O, 6, and 10 numbers is zero, so it is not used to correct the binary code. To form the three most significant bits of the numbers O, B and 10, the transfer signal (loan) and control signal 2 and 3 are used, which are fed to the inputs of the And 6 and 7 elements. The number 00) is obtained if the transfer signal P |

равен нулю, 011 получаетс  при сложении чисел, кс1гда сигнал переноса и потенциал на управл ющей шине 1 равны единице, а поТенц,иал щины 3 равен нулю. 101 получаетс  при вычитании чисел, когда сигналequal to zero, 011 is obtained by adding numbers, the x1 signal of the transfer and the potential on the control bus 1 are equal to unity, and in the case of pin 3, zero is equal to zero. 101 is obtained by subtracting numbers when the signal

заема 3i и потенциал щины 3 равны единице, а потенциал щины 2 равен нулю. Младщий разр д Si(ri) выходного двоично-дес тичного числа формируетс  непосрёдственно в сумматоре-вычитателе 1, а три старщих разр да Si (гг), 5з (Гз), 84 (Г4) снимаютс  соответственно с выходов двоичного сумматора 9.The loan 3i and the potential of the fault 3 are equal to unity, and the potential of the fault 2 is equal to zero. The junior bit Si (ri) of the output binary-decimal number is formed immediately in adder-subtractor 1, and the three most significant bits of Si (yy), 5h (Gz), 84 (G4) are removed, respectively, from the outputs of the binary adder 9.

Хаким образом введение дополнительных элемё ов и св зей дл  корректировки кода с выхода двоичного сумматора-вычитател  I Hacking way the introduction of additional elements and links to adjust the code from the output of the binary subtractor I

расшир  ет функциональнее возможности дес тичного сумматора без существенного его усложнени .expands the functionality of the tenth adder without significantly complicating it.

Claims (4)

1.Каган Б. М. и Каневский М. М. Цифровые вычислительные машины и системы. М., «Энерги , 1973, с. 357.1.Kagan BM and Kanevsky M.M. Digital computers and systems. M., “Energie, 1973, p. 357. 2.Авторское свидетельство СССР 2. USSR author's certificate 0 № 407309, кл. G 06 F 7/385, 1970.0 No. 407309, cl. G 06 F 7/385, 1970. 3.Авторское свидетельство СССР № 393740, кл. О 06 F 7/50, 1970.3. USSR author's certificate number 393740, cl. O 06 F 7/50, 1970. 4.Карцев М. А. Арифметика цифровых машин. М., «Наука, 1968, с. 168-170, рис. 216 .4.Kartsev M.A. Arithmetic of digital machines. M., “Science, 1968, p. 168-170, fig. 216.